搜索资源列表
RS_ENCODER_V3_0
- reed solomon encoder (matlab codes)
RS_DECODER_V3_0
- reed solomon decoder(matlab codes)
rs_decoder_31_19_6
- 里的所罗门RS编解码方案，建立工程后可直接编译调试，对于学习RS编码原理的人员可以作为一个例子学习，也可以应用于相应的系统中
divider
- 基于srt-2算法，利用verilog实现16位定点无符号数除法器（除数、被除数均由16位整数和16位小数组成，商由32位整数和16位小数构成，余数由32位小数组成）
DisplayLCD
- 基于VRILOG HDL 的LCD控制显示字符程序；
FPGA_VRILOG
- 一套基于XILIX,SPATAN2,XC2S200 芯片实验板上的,10个典型VRILOGHDL的FPGA实验,有帮助,
gpio
- 再SOPC BUILDER中添加gpio
opb_wb
- 这是一个连通OPB和Wishbone Bus的Bridge, 能够让OPB与开源的Wishbone Bus连接通信， 从而使用基于Wishbone的许多开源IP Core
time_run
- verilog描述 年月日，小时分秒的显示，2000~2099年的万历年循环 用set控制，设置状态，按一下改变一个设置，正常显示时，按set进入小时设置，依次是分钟，年，月，天（天设置带懂周变换） 在设置状态，按一下ADJ，加一下，按cf就减1，同步修改显示；设置状态下，按mode键或是60秒无按键，推出设置状态，返回正常显示 正常显示是，按ADJ，进行24，12小时显示切换，带AM_PM显示
minusself23to0
- verilog描述 23：59：59-00：00：00自减计时器 按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时， 在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时切换， 暂停状态，按ADJ,直接清零，设置状态按timmer键或是60秒无外部输入信号，退出设置状态
led
- VERILOG实现LED的控制，实现动态刷新显示210。控制LED显示的模板程序
ps2_driver
- ps2_driver.经常见的PS/2接口的驱动程序，可以好好参考下
crc_verilog
- 循环码编码器verilog实现，里面包含有源程序和仿真图。
8051core-Verilog
- 一个Verilog写的8051 MCU实现
pulsecompression
- 根据外部控制指令和送入的波形参数，在FPAG中实现任意波形的脉冲压缩。程序采用VHDL语言编写，并在实际系统中测试证明能够实现功能。
FIR_verilog
- 基于verilog的FIR滤波器，有两种实现方法，分别给出仿真波形
gal_16v8
- 基于GAL16V8D的一个时钟整开逻辑代码.Verilog编写!
I2C
- I2C总线的逻辑代码.Verilog编写!很好用.调试成功.
Oscillograph
- 在EP1C6Q240上实现示波器的逻辑代码.Verilog编写!很好用.调试成功.
SD_W_R
- SD卡读写源代码.用Verilog编写.很不错.值得借鉴.特别对SD卡开发的人员!