文件名称:pll

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 375kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 叶**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

用VERILOG语言实现的数字锁相环P-VERILOG language with the digital phase-locked loop PLL
(系统自动生成,下载前可以参看下载内容)

下载文件列表

pll

...\cmp_state.ini

...\cnt10.v

...\db

...\..\pll_test.asm.qmsg

...\..\pll_test.cbx.xml

...\..\pll_test.cmp.cdb

...\..\pll_test.cmp.hdb

...\..\pll_test.cmp.rdb

...\..\pll_test.cmp.tdb

...\..\pll_test.cmp0.ddb

...\..\pll_test.db_info

...\..\pll_test.eco.cdb

...\..\pll_test.fit.qmsg

...\..\pll_test.hier_info

...\..\pll_test.hif

...\..\pll_test.map.cdb

...\..\pll_test.map.hdb

...\..\pll_test.map.qmsg

...\..\pll_test.pre_map.cdb

...\..\pll_test.pre_map.hdb

...\..\pll_test.psp

...\..\pll_test.rtlv.hdb

...\..\pll_test.rtlv_sg.cdb

...\..\pll_test.rtlv_sg_swap.cdb

...\..\pll_test.sgdiff.cdb

...\..\pll_test.sgdiff.hdb

...\..\pll_test.signalprobe.cdb

...\..\pll_test.sld_design_entry.sci

...\..\pll_test.sld_design_entry_dsc.sci

...\..\pll_test.syn_hier_info

...\..\pll_test.tan.qmsg

...\..\pll_test_cmp.qrpt

...\freqtest.v

...\pll.bsf

...\pll.v

...\pll_inst.v

...\pll_test.asm.rpt

...\pll_test.cdf

...\pll_test.done

...\pll_test.fit.eqn

...\pll_test.fit.rpt

...\pll_test.fit.summary

...\pll_test.flow.rpt

...\pll_test.map.eqn

...\pll_test.map.rpt

...\pll_test.map.summary

...\pll_test.pin

...\pll_test.pof

...\pll_test.qpf

...\pll_test.qsf

...\pll_test.qws

...\pll_test.sof

...\pll_test.tan.rpt

...\pll_test.tan.summary

...\pll_test.v

...\scan_led.v

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org