文件名称:UART

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 331kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 韩**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

串口实验,很好用,我还有verilog HDL

VHDL CPLD

EPM1270

源代码-Serial experiments, very good, and I still have the source code verilog HDLVHDL CPLDEPM1270
(系统自动生成,下载前可以参看下载内容)

下载文件列表

UART

....\cmp_state.ini

....\db

....\..\UART.asm.qmsg

....\..\UART.cbx.xml

....\..\UART.cmp.cdb

....\..\UART.cmp.hdb

....\..\UART.cmp.rdb

....\..\UART.cmp.tdb

....\..\UART.cmp0.ddb

....\..\UART.db_info

....\..\UART.eco.cdb

....\..\UART.fit.qmsg

....\..\UART.hier_info

....\..\UART.hif

....\..\UART.map.cdb

....\..\UART.map.hdb

....\..\UART.map.qmsg

....\..\UART.pre_map.cdb

....\..\UART.pre_map.hdb

....\..\UART.psp

....\..\UART.rtlv.hdb

....\..\UART.rtlv_sg.cdb

....\..\UART.rtlv_sg_swap.cdb

....\..\UART.sgdiff.cdb

....\..\UART.sgdiff.hdb

....\..\UART.signalprobe.cdb

....\..\UART.sld_design_entry.sci

....\..\UART.sld_design_entry_dsc.sci

....\..\UART.syn_hier_info

....\..\UART.tan.qmsg

....\UART.asm.rpt

....\UART.done

....\UART.fit.eqn

....\UART.fit.rpt

....\UART.fit.summary

....\UART.flow.rpt

....\UART.map.eqn

....\UART.map.rpt

....\UART.map.summary

....\UART.pin

....\UART.pof

....\UART.qpf

....\UART.qsf

....\UART.qws

....\UART.tan.rpt

....\UART.tan.summary

....\UART.vhd

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org