文件名称:D触发器的设计
介绍说明－－下载内容均来自于网络，请自行研究使用
D触发器的设计
主要用在时序电路中。
所用语言为Verilog HDL.-D flip-flop with the main design of the timing circuit. The language used for Verilog HDL.
主要用在时序电路中。
所用语言为Verilog HDL.-D flip-flop with the main design of the timing circuit. The language used for Verilog HDL.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 1985479d触发器的设计.rar 列表 D触发器的设计.doc