文件名称:uart_verilog
介绍说明－－下载内容均来自于网络，请自行研究使用
包含UART口的VERILOG源程序，该程序在FPGA上验证通过，可作为芯片设计，或FPGA设计的一个完整IP核，硬件设计的兄弟们可参考一下。-include UART port of VERILOG source, the program tested in FPGA, as chip design, or FPGA design of a complete IP cores, hardware design brothers can make reference.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 379112uart_verilog.zip 列表 rcvr.v rcvr_tf.v readme.doc readme.txt txmit.v txmit_tf.v uart.v