文件名称:53777 集成电路静态时序分析与建模
介绍说明－－下载内容均来自于网络，请自行研究使用
53777 集成电路静态时序分析与建模。。。。。。。(Static Sequence Analysis and Modeling of 53777 Integrated Circuit)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| 提交的资料\eco_fix_violations.tcl | 21093 | 2016-07-16 |
| 提交的资料\get_buffers.tcl | 4175 | 2016-07-16 |
| 提交的资料\get_failing_paths_high_slew.tcl | 3626 | 2016-07-16 |
| 提交的资料\get_interclock_skew.tcl | 1428 | 2016-07-16 |
| 提交的资料\get_ports_edge_sense.tcl | 5423 | 2016-07-16 |
| 提交的资料\report_clock_endpoint_skew.tcl | 6107 | 2016-07-16 |
| 提交的资料\report_unclocked.tcl | 1562 | 2016-07-16 |
| 提交的资料\report_violations.tcl | 7358 | 2016-07-16 |
| 提交的资料 | 0 | 2016-07-16 |