文件名称:AD9361_ZYNQ_PL
介绍说明－－下载内容均来自于网络，请自行研究使用
ZYNQ FPGA XC7Z035纯verilog配置AD9361 基于VIVADO2016.4工程(ZYNQ FPGA XC7Z035 Pure Verilog Configuration AD9361 Based on VIVADO 2016.4 Project)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| ad9361_spi_drv.v | 12619 | 2015-06-07 |
| ad9361_spi_if.v | 2117 | 2014-07-17 |
| adaloop.v | 11087 | 2015-11-30 |
| adaloop.xdc | 7911 | 2016-01-28 |
| adf4001_spi.v | 1776 | 2015-01-13 |
| axi_ad9361_dev_if.v | 12493 | 2014-07-18 |
| ad9361_lut.v | 75865 | 2015-01-06 |