压缩包 : 87361020veriloghdlsource.rar 列表
Verilog HDL程序设计教程配套源码\chap10\acc.acf
Verilog HDL程序设计教程配套源码\chap10\acc.hif
Verilog HDL程序设计教程配套源码\chap10\acc.v
Verilog HDL程序设计教程配套源码\chap10\accn.v
Verilog HDL程序设计教程配套源码\chap10\add8.v
Verilog HDL程序设计教程配套源码\chap10\adder8.v
Verilog HDL程序设计教程配套源码\chap10\block1.v
Verilog HDL程序设计教程配套源码\chap10\block2.v
Verilog HDL程序设计教程配套源码\chap10\block3.v
Verilog HDL程序设计教程配套源码\chap10\block4.v
Verilog HDL程序设计教程配套源码\chap10\control.v
Verilog HDL程序设计教程配套源码\chap10\fsm.v
Verilog HDL程序设计教程配套源码\chap10\longframe1.v
Verilog HDL程序设计教程配套源码\chap10\longframe2.v
Verilog HDL程序设计教程配套源码\chap10\pipeline.v
Verilog HDL程序设计教程配套源码\chap10\reg8.v
Verilog HDL程序设计教程配套源码\chap10\resource1.v
Verilog HDL程序设计教程配套源码\chap10\resource2.v
Verilog HDL程序设计教程配套源码\chap11\account.v
Verilog HDL程序设计教程配套源码\chap11\clock.v
Verilog HDL程序设计教程配套源码\chap11\count10.v
Verilog HDL程序设计教程配套源码\chap11\fre_ctrl.v
Verilog HDL程序设计教程配套源码\chap11\latch_16.v
Verilog HDL程序设计教程配套源码\chap11\paobiao.v
Verilog HDL程序设计教程配套源码\chap11\sell.v
Verilog HDL程序设计教程配套源码\chap11\song.v
Verilog HDL程序设计教程配套源码\chap11\traffic.v
Verilog HDL程序设计教程配套源码\chap12\add_ahead.v
Verilog HDL程序设计教程配套源码\chap12\add_bx.v
Verilog HDL程序设计教程配套源码\chap12\add_jl.v
Verilog HDL程序设计教程配套源码\chap12\add_tree.v
Verilog HDL程序设计教程配套源码\chap12\correlator.v
Verilog HDL程序设计教程配套源码\chap12\crc.v
Verilog HDL程序设计教程配套源码\chap12\cycle.v
Verilog HDL程序设计教程配套源码\chap12\decoder1.v
Verilog HDL程序设计教程配套源码\chap12\decoder2.v
Verilog HDL程序设计教程配套源码\chap12\fir.v
Verilog HDL程序设计教程配套源码\chap12\linear.v
Verilog HDL程序设计教程配套源码\chap12\mult.v
Verilog HDL程序设计教程配套源码\chap12\mult4x4.v
Verilog HDL程序设计教程配套源码\chap3\adder4.acf
Verilog HDL程序设计教程配套源码\chap3\adder4.hif
Verilog HDL程序设计教程配套源码\chap3\adder4.ndb
Verilog HDL程序设计教程配套源码\chap3\adder4.v
Verilog HDL程序设计教程配套源码\chap3\adder_tp.v
Verilog HDL程序设计教程配套源码\chap3\aoi.v
Verilog HDL程序设计教程配套源码\chap3\count4.v
Verilog HDL程序设计教程配套源码\chap3\count4_tp.v
Verilog HDL程序设计教程配套源码\chap5\adder.v
Verilog HDL程序设计教程配套源码\chap5\adder16.v
Verilog HDL程序设计教程配套源码\chap5\alu.v
Verilog HDL程序设计教程配套源码\chap5\block.v
Verilog HDL程序设计教程配套源码\chap5\buried_ff.v
Verilog HDL程序设计教程配套源码\chap5\compile.v
Verilog HDL程序设计教程配套源码\chap5\count.v
Verilog HDL程序设计教程配套源码\chap5\count60.v
Verilog HDL程序设计教程配套源码\chap5\decode4_7.v
Verilog HDL程序设计教程配套源码\chap5\loop1.v
Verilog HDL程序设计教程配套源码\chap5\loop2.v
Verilog HDL程序设计教程配套源码\chap5\loop3.v
Verilog HDL程序设计教程配套源码\chap5\mult_for.v
Verilog HDL程序设计教程配套源码\chap5\mult_repeat.v
Verilog HDL程序设计教程配套源码\chap5\mux21_1.v
Verilog HDL程序设计教程配套源码\chap5\mux21_2.v
Verilog HDL程序设计教程配套源码\chap5\mux4_1.v
Verilog HDL程序设计教程配套源码\chap5\mux_casez.v
Verilog HDL程序设计教程配套源码\chap5\non_block.v
Verilog HDL程序设计教程配套源码\chap5\test.v
Verilog HDL程序设计教程配套源码\chap5\voter7.v
Verilog HDL程序设计教程配套源码\chap5\wave1.v
Verilog HDL程序设计教程配套源码\chap5\wave2.v
Verilog HDL程序设计教程配套源码\chap6\alutask.v
Verilog HDL程序设计教程配套源码\chap6\alu_tp.v
Verilog HDL程序设计教程配套源码\chap6\code_83.v
Verilog HDL程序设计教程配套源码\chap6\count.v
Verilog HDL程序设计教程配套源码\chap6\funct.v
Verilog HDL程序设计教程配套源码\chap6\funct_tp.v
Verilog HDL程序设计教程配套源码\chap6\paral1.v
Verilog HDL程序设计教程配套源码\chap6\paral2.v
Verilog HDL程序设计教程配套源码\chap6\serial1.v
Verilog HDL程序设计教程配套源码\chap6\serial2.v
Verilog HDL程序设计教程配套源码\chap7\add4_1.v
Verilog HDL程序设计教程配套源码\chap7\add4_2.v
Verilog HDL程序设计教程配套源码\chap7\add4_3.v
Verilog HDL程序设计教程配套源码\chap7\count4.v
Verilog HDL程序设计教程配套源码\chap7\full_add1.v
Verilog HDL程序设计教程配套源码\chap7\full_add2.v
Verilog HDL程序设计教程配套源码\chap7\full_add3.v
Verilog HDL程序设计教程配套源码\chap7\full_add4.v
Verilog HDL程序设计教程配套源码\chap7\full_add5.v
Verilog HDL程序设计教程配套源码\chap7\half_add1.v
Verilog HDL程序设计教程配套源码\chap7\half_add2.v
Verilog HDL程序设计教程配套源码\chap7\half_add3.v
Verilog HDL程序设计教程配套源码\chap7\half_add4.v
Verilog HDL程序设计教程配套源码\chap7\mux2_1a.v
Verilog HDL程序设计教程配套源码\chap7\mux2_1b.v
Verilog HDL程序设计教程配套源码\chap7\mux2_1c.v
Verilog HDL程序设计教程配套源码\chap7\mux4_1a.v
Verilog HDL程序设计教程配套源码\chap7\mux4_1b.v
Verilog HDL程序设计教程配套源码\chap7\mux4_1c.v
Verilog HDL程序设计教程配套源码\chap7\mux4_1d.v
Verilog HDL程序设计教程配套源码\chap8\add8_tp.v
Verilog HDL程序设计教程配套源码\chap8\carry_udp.v
Verilog HDL程序设计教程配套源码\chap8\carry_udpx1.v
Verilog HDL程序设计教程配套源码\chap8\carry_udpx2.v
Verilog HDL程序设计教程配套源码\chap8\count8_tp.v
Verilog HDL程序设计教程配套源码\chap8\delay.v
Verilog HDL程序设计教程配套源码\chap8\dff.v
Verilog HDL程序设计教程配套源码\chap8\dff_udp.v
Verilog HDL程序设计教程配套源码\chap8\latch.v
Verilog HDL程序设计教程配套源码\chap8\mult_tp.v
Verilog HDL程序设计教程配套源码\chap8\mux31.v
Verilog HDL程序设计教程配套源码\chap8\mux_tp.v
Verilog HDL程序设计教程配套源码\chap8\random_tp.v
Verilog HDL程序设计教程配套源码\chap8\rom.v
Verilog HDL程序设计教程配套源码\chap8\test1.v
Verilog HDL程序设计教程配套源码\chap8\test2.v
Verilog HDL程序设计教程配套源码\chap8\time_dif.v
Verilog HDL程序设计教程配套源码\chap9\bidir.v
Verilog HDL程序设计教程配套源码\chap9\bidir2.v
Verilog HDL程序设计教程配套源码\chap9\code_83.v
Verilog HDL程序设计教程配套源码\chap9\decode47.v
Verilog HDL程序设计教程配套源码\chap9\decoder_38.v
Verilog HDL程序设计教程配套源码\chap9\dff.v
Verilog HDL程序设计教程配套源码\chap9\dff1.v
Verilog HDL程序设计教程配套源码\chap9\dff2.v
Verilog HDL程序设计教程配套源码\chap9\encoder8_3.v
Verilog HDL程序设计教程配套源码\chap9\gate1.v
Verilog HDL程序设计教程配套源码\chap9\gate2.v
Verilog HDL程序设计教程配套源码\chap9\gate3.v
Verilog HDL程序设计教程配套源码\chap9\jk_ff.v
Verilog HDL程序设计教程配套源码\chap9\johnson.v
Verilog HDL程序设计教程配套源码\chap9\latch_1.v
Verilog HDL程序设计教程配套源码\chap9\latch_2.v
Verilog HDL程序设计教程配套源码\chap9\latch_8.v
Verilog HDL程序设计教程配套源码\chap9\mac.v
Verilog HDL程序设计教程配套源码\chap9\mac_tp.v
Verilog HDL程序设计教程配套源码\chap9\map_lpm_ram.v
Verilog HDL程序设计教程配套源码\chap9\mpc.v
Verilog HDL程序设计教程配套源码\chap9\mpc_tp.v
Verilog HDL程序设计教程配套源码\chap9\mux_case.v
Verilog HDL程序设计教程配套源码\chap9\mux_if.v
Verilog HDL程序设计教程配套源码\chap9\parity.v
Verilog HDL程序设计教程配套源码\chap9\ram256x8.v
Verilog HDL程序设计教程配套源码\chap9\reg8.v
Verilog HDL程序设计教程配套源码\chap9\rom.v
Verilog HDL程序设计教程配套源码\chap9\serial_pal.v
Verilog HDL程序设计教程配套源码\chap9\shifter.v
Verilog HDL程序设计教程配套源码\chap9\tri_1.v
Verilog HDL程序设计教程配套源码\chap9\tri_2.v
Verilog HDL程序设计教程配套源码\chap9\updown_count.v
Verilog HDL程序设计教程配套源码\examples.pdf
Verilog HDL程序设计教程配套源码\chap10
Verilog HDL程序设计教程配套源码\chap11
Verilog HDL程序设计教程配套源码\chap12
Verilog HDL程序设计教程配套源码\chap3
Verilog HDL程序设计教程配套源码\chap5
Verilog HDL程序设计教程配套源码\chap6
Verilog HDL程序设计教程配套源码\chap7
Verilog HDL程序设计教程配套源码\chap8
Verilog HDL程序设计教程配套源码\chap9
Verilog HDL程序设计教程配套源码