文件名称:eda
- 所属分类：
- 单片机(51,AVR,MSP430等)
- 资源属性：
- 上传时间：
- 2018-03-03
- 文件大小：
- 3kb
- 下载次数：
- 0次
- 提 供 者：
- 随***
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
在Verilog HDL中使用任务（task）， 利用有限状态机进行时序逻辑的设计，利用SRAM设计一个LIFO(In Verilog HDL, the task (task) is used, the finite state machine is used to design the time series logic, and a LIFO is designed by SRAM)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| 新建文本文档 (3).txt | 14731 | 2018-03-03 |