文件名称:verilog workshop
- 所属分类：
- 软件工程
- 资源属性：
- 上传时间：
- 2018-01-20
- 文件大小：
- 991kb
- 下载次数：
- 0次
- 提 供 者：
- santos*******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog/SystemVerilog for Design and Synthesis is a comprehensive workshop covering the complete Verilog Hardware Descr iption Language and the synthesizable portions of SystemVerilog, including user-defined types, enumerated types, structures, and self-verifying decision statements
相关搜索： vlsi
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| verilog workshop.pdf | 1544407 | 2013-10-04 |