收藏

文件名称:BCH_VLSI

  • 所属分类：
  • VHDL编程
  • 资源属性：
  • [C/C++] [Windows] [Visual.Net] [源码]
  • 上传时间：
  • 2017-07-07
  • 文件大小：
  • 13.83mb
  • 下载次数：
  • 0次
  • 提 供 者：
  • 蔡***
  • 相关连接：
  • 无
  • 下载说明：
  • 别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容均来自于网络，请自行研究使用

使用HLS完成BCH编码的运算通路的设计，纯组合逻辑，对于65nm工艺可跑上1GHz。已经组合逻辑分为了多个部分，可在每一个部分之间插流水线。 附上可综合的纯RTL Code以及C++代码，以及Modelsim仿真。 可通过我的优化选项来学习如何优化HLS工具生产的代码。(BCH Encoder realized using HLS tool. Combinational logic.)
相关搜索： verilog
fpga
bch
HLS

(系统自动生成,下载前可以参看下载内容)

下载文件列表

BCH_VLSI

BCH_VLSI\modelsim\work\_vmake

BCH_VLSI\modelsim\work\_temp\vlogmfy7nh

BCH_VLSI\modelsim\work\_temp\vlogkd9ms9

BCH_VLSI\modelsim\work\_temp\vlog87rzn3

BCH_VLSI\modelsim\work\_temp\vlog6zjg23

BCH_VLSI\modelsim\work\_temp\vlog6hkgw2

BCH_VLSI\modelsim\work\_temp\vlog3dggxw

BCH_VLSI\modelsim\work\_temp

BCH_VLSI\modelsim\work\_info

BCH_VLSI\modelsim\work\@cycle_encoder_tb\verilog.rw

BCH_VLSI\modelsim\work\@cycle_encoder_tb\verilog.asm

BCH_VLSI\modelsim\work\@cycle_encoder_tb\_primary.vhd

BCH_VLSI\modelsim\work\@cycle_encoder_tb\_primary.dbs

BCH_VLSI\modelsim\work\@cycle_encoder_tb\_primary.dat

BCH_VLSI\modelsim\work\@cycle_encoder_tb

BCH_VLSI\modelsim\work\@cycle_encoder_parts_wrapper\verilog.rw

BCH_VLSI\modelsim\work\@cycle_encoder_parts_wrapper\verilog.asm

BCH_VLSI\modelsim\work\@cycle_encoder_parts_wrapper\_primary.vhd

BCH_VLSI\modelsim\work\@cycle_encoder_parts_wrapper\_primary.dbs

BCH_VLSI\modelsim\work\@cycle_encoder_parts_wrapper\_primary.dat

BCH_VLSI\modelsim\work\@cycle_encoder_parts_wrapper

BCH_VLSI\modelsim\work\@cycle_encoder_part_3\verilog.rw

BCH_VLSI\modelsim\work\@cycle_encoder_part_3\verilog.asm

BCH_VLSI\modelsim\work\@cycle_encoder_part_3\_primary.vhd

BCH_VLSI\modelsim\work\@cycle_encoder_part_3\_primary.dbs

BCH_VLSI\modelsim\work\@cycle_encoder_part_3\_primary.dat

BCH_VLSI\modelsim\work\@cycle_encoder_part_3

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_2\verilog.rw

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_2\verilog.asm

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_2\_primary.vhd

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_2\_primary.dbs

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_2\_primary.dat

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_2

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_1\verilog.rw

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_1\verilog.asm

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_1\_primary.vhd

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_1\_primary.dbs

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_1\_primary.dat

BCH_VLSI\modelsim\work\@cycle_encoder_part_2_1

BCH_VLSI\modelsim\work\@cycle_encoder_part_1\verilog.rw

BCH_VLSI\modelsim\work\@cycle_encoder_part_1\verilog.asm

BCH_VLSI\modelsim\work\@cycle_encoder_part_1\_primary.vhd

BCH_VLSI\modelsim\work\@cycle_encoder_part_1\_primary.dbs

BCH_VLSI\modelsim\work\@cycle_encoder_part_1\_primary.dat

BCH_VLSI\modelsim\work\@cycle_encoder_part_1

BCH_VLSI\modelsim\work\@cycle_encoder\verilog.rw

BCH_VLSI\modelsim\work\@cycle_encoder\verilog.asm

BCH_VLSI\modelsim\work\@cycle_encoder\_primary.vhd

BCH_VLSI\modelsim\work\@cycle_encoder\_primary.dbs

BCH_VLSI\modelsim\work\@cycle_encoder\_primary.dat

BCH_VLSI\modelsim\work\@cycle_encoder

BCH_VLSI\modelsim\work

BCH_VLSI\modelsim\vsim.wlf

BCH_VLSI\modelsim\transcript

BCH_VLSI\modelsim\modelsim.ini

BCH_VLSI\modelsim\Cycle_encoder_tb.sv

BCH_VLSI\modelsim\Cycle_encoder_parts_wrapper.v

BCH_VLSI\modelsim\Cycle_encoder_part_3.v

BCH_VLSI\modelsim\Cycle_encoder_part_2_2.v

BCH_VLSI\modelsim\Cycle_encoder_part_2_1.v

BCH_VLSI\modelsim\Cycle_encoder_part_1.v

BCH_VLSI\modelsim\Cycle_encoder.v

BCH_VLSI\modelsim\Cycle_encoder.mpf

BCH_VLSI\modelsim\Cycle_encoder.cr.mti

BCH_VLSI\modelsim

BCH_VLSI\RTL_viewer\parts_description.txt

BCH_VLSI\RTL_viewer\parts.qws

BCH_VLSI\RTL_viewer\parts.qsf

BCH_VLSI\C++

BCH_VLSI\C++\BCH_VLSI

BCH_VLSI\C++\BCH_VLSI\BCH_VLSI.cpp

BCH_VLSI\C++\BCH_VLSI\BCH_VLSI.h

BCH_VLSI\C++\BCH_VLSI\BCH_VLSI.v11.suo

BCH_VLSI\C++\BCH_VLSI\BCH_VLSI.vcxproj

BCH_VLSI\C++\BCH_VLSI\BCH_VLSI.vcxproj.filters

BCH_VLSI\C++\BCH_VLSI\Debug

BCH_VLSI\C++\BCH_VLSI\Debug\BCH_VLSI.lastbuildstate

BCH_VLSI\C++\BCH_VLSI\Debug\BCH_VLSI.log

BCH_VLSI\C++\BCH_VLSI\Debug\BCH_VLSI.obj

BCH_VLSI\C++\BCH_VLSI\Debug\CL.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\CL.write.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link-cvtres.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link-cvtres.write.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link-rc.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link-rc.write.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3172-cvtres.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3172-cvtres.write.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3172-rc.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3172-rc.write.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3172.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3172.write.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3600-cvtres.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3600-cvtres.write.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3600-rc.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3600-rc.write.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3600.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3600.write.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3760-cvtres.read.1.tlog

BCH_VLSI\C++\BCH_VLSI\Debug\link.3760-cvtres.write.1.tlog

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 请直接用浏览器下载本站内容，不要使用迅雷之类的下载软件，用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*主　　题：
*内　　容：
*验 证 码：

源码中国 www.ymcn.org