文件名称:FPGA程序
介绍说明－－下载内容均来自于网络，请自行研究使用
实现了光栅的四细分 辨向 计数 还可以测量点线圆等多功能 二维测量系统(Four subdivision and counting of the grating are realized, and a multifunctional two-dimensional measuring system, such as dot, line and circle, can also be measured)
相关搜索： 光栅位移测量系统
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\bidir2.adb
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\bidir2.ide_des
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\bidir2.tcl
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\designer.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.adb
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.dtf\verify.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.ide_des
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.pdb
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.pdb.depends
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.tcl
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp\projectData\xgxs.pdb
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp\xgxs.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp\xgxs.pro
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp_1\xgxs.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp_1\xgxs.pro
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_fp\xgxs.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_fp\xgxs.pro
FPGA程序\07月14日使用双向_8位\XGXS\hdl\XGXS.v
FPGA程序\07月14日使用双向_8位\XGXS\simulation\modelsim.ini
FPGA程序\07月14日使用双向_8位\XGXS\simulation\modelsim.ini.sav
FPGA程序\07月14日使用双向_8位\XGXS\simulation\run.do
FPGA程序\07月14日使用双向_8位\XGXS\smartgen\smartgen.aws
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\BtimErrors.log
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\files_to_build.txt
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\waveperl.log
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\xgxs.dsk
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\xgxs.hpj
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\backup\xgxs.srr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.areasrr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.edn
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.map
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.pdc
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.sdf
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.so
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.srd
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.srm
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.srr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.srs
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.szr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.tlg
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2_sdc.sdc
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2_syn.prj
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\run_options.txt
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\stdout.log
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\syntmp\bidir2.plg
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\syntmp\xgxs.plg
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.areasrr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.edn
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.map
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.pdc
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.sdf
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.so
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.srd
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.srm
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.srr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.srs
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.szr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.tlg
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs_sdc.sdc
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs_syn.prj
FPGA程序\07月14日使用双向_8位\XGXS\viewdraw\vf\project.lst
FPGA程序\07月14日使用双向_8位\XGXS\viewdraw\viewdraw.ini
FPGA程序\07月14日使用双向_8位\XGXS\XGXS.prj
FPGA程序\FPGA_07MONTH\07_17_030P\07_17_030P.prj
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\designer.log
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.adb
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.dtf\verify.log
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.ide_des
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.pdb
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.pdb.depends
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.tcl
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs_fp\projectData\xgxs.pdb
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs_fp\xgxs.log
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs_fp\xgxs.pro
FPGA程序\FPGA_07MONTH\07_17_030P\hdl\07_17030P.v
FPGA程序\FPGA_07MONTH\07_17_030P\simulation\modelsim.ini
FPGA程序\FPGA_07MONTH\07_17_030P\smartgen\smartgen.aws
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\backup\xgxs.srr
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\run_options.txt
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\stdout.log
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\syntmp\xgxs.plg
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.areasrr
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.edn
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.map
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.pdc
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.sdf
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.so
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.srd
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.srm
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.srr
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.srs
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.szr
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.tlg
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs_sdc.sdc
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs_syn.prd
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs_syn.prj
FPGA程序\FPGA_07MONTH\07_17_030P\viewdraw\vf\project.lst
FPGA程序\FPGA_07MONTH\07_17_030P\viewdraw\viewdraw.ini
FPGA程序\FPGA_07MONTH\07_18_030P\07_17_030P.prj
FPGA程序\FPGA_07MONTH\07_18_030P\designer\impl1\designer.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\bidir2.ide_des
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\bidir2.tcl
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\designer.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.adb
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.dtf\verify.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.ide_des
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.pdb
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.pdb.depends
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs.tcl
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp\projectData\xgxs.pdb
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp\xgxs.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp\xgxs.pro
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp_1\xgxs.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_1_fp_1\xgxs.pro
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_fp\xgxs.log
FPGA程序\07月14日使用双向_8位\XGXS\designer\impl1\xgxs_fp\xgxs.pro
FPGA程序\07月14日使用双向_8位\XGXS\hdl\XGXS.v
FPGA程序\07月14日使用双向_8位\XGXS\simulation\modelsim.ini
FPGA程序\07月14日使用双向_8位\XGXS\simulation\modelsim.ini.sav
FPGA程序\07月14日使用双向_8位\XGXS\simulation\run.do
FPGA程序\07月14日使用双向_8位\XGXS\smartgen\smartgen.aws
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\BtimErrors.log
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\files_to_build.txt
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\waveperl.log
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\xgxs.dsk
FPGA程序\07月14日使用双向_8位\XGXS\stimulus\xgxs.hpj
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\backup\xgxs.srr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.areasrr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.edn
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.map
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.pdc
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.sdf
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.so
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.srd
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.srm
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.srr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.srs
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.szr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2.tlg
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2_sdc.sdc
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\bidir2_syn.prj
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\run_options.txt
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\stdout.log
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\syntmp\bidir2.plg
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\syntmp\xgxs.plg
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.areasrr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.edn
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.map
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.pdc
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.sdf
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.so
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.srd
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.srm
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.srr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.srs
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.szr
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs.tlg
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs_sdc.sdc
FPGA程序\07月14日使用双向_8位\XGXS\synthesis\xgxs_syn.prj
FPGA程序\07月14日使用双向_8位\XGXS\viewdraw\vf\project.lst
FPGA程序\07月14日使用双向_8位\XGXS\viewdraw\viewdraw.ini
FPGA程序\07月14日使用双向_8位\XGXS\XGXS.prj
FPGA程序\FPGA_07MONTH\07_17_030P\07_17_030P.prj
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\designer.log
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.adb
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.dtf\verify.log
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.ide_des
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.pdb
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.pdb.depends
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs.tcl
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs_fp\projectData\xgxs.pdb
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs_fp\xgxs.log
FPGA程序\FPGA_07MONTH\07_17_030P\designer\impl1\xgxs_fp\xgxs.pro
FPGA程序\FPGA_07MONTH\07_17_030P\hdl\07_17030P.v
FPGA程序\FPGA_07MONTH\07_17_030P\simulation\modelsim.ini
FPGA程序\FPGA_07MONTH\07_17_030P\smartgen\smartgen.aws
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\backup\xgxs.srr
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\run_options.txt
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\stdout.log
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\syntmp\xgxs.plg
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.areasrr
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.edn
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.map
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.pdc
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.sdf
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.so
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.srd
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.srm
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.srr
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.srs
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.szr
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs.tlg
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs_sdc.sdc
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs_syn.prd
FPGA程序\FPGA_07MONTH\07_17_030P\synthesis\xgxs_syn.prj
FPGA程序\FPGA_07MONTH\07_17_030P\viewdraw\vf\project.lst
FPGA程序\FPGA_07MONTH\07_17_030P\viewdraw\viewdraw.ini
FPGA程序\FPGA_07MONTH\07_18_030P\07_17_030P.prj
FPGA程序\FPGA_07MONTH\07_18_030P\designer\impl1\designer.log