文件名称:Chapter2

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [C/C++] [源码]
  • 上传时间:
  • 2017-03-07
  • 文件大小:
  • 37kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 许**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

通信IC设计的第二章Verilog参考学习代码,方便初学者学习入门,供学习参考用The codes of Chapter1 of《Communication IC Design》-The codes of Chapter2 of《Communication IC Design》
(系统自动生成,下载前可以参看下载内容)

下载文件列表





第二章\add_share.v

......\add_share1.v

......\add_test.v

......\ahb2sram.v

......\basic_shift_register.v

......\clock.v

......\CM1RegFile.v

......\dpram_fpga.v

......\DSPuva16.v

......\DW02_mac_async.v

......\fifo_asynch.v

......\gray.v

......\LUT_2bit_inc.v

......\lvds.v

......\modelsim_sim.tcl

......\multi_seq_full.v

......\PowerN_comb2.v

......\quartus_ddc.tcl

......\quartus_ddc.tcl.bak

......\ram.c

......\ram_reset_mux.v

......\reg_reset.v

......\reset_cnt.v

......\reset_sync.v

......\rom.v

......\SIMDAdder.v

......\single_port_rom.v

......\smbus_slave_ram_top.v

......\spram.v

......\SPRAM_ASIC.v

......\sram_fir.cpp

......\sram_fpga.v

......\state_trigger.c

......\synthesis.v

......\syn_fifo.v

......\TimesN_comb1.v

......\TimesN_pipe.v

......\true_dpram.v

......\un_synthsis.v

......\usb_blaster_vjtag.tcl

......\vjtag_connect.py

......\vjtag_if_best.v

......\vJTAG_interface.v

......\vJTAG_interface_word.v

第二章

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org