文件名称:abma
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog/VHDL AHB AMBA BUS Arch.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
abma
....\ahb_lite
....\........\Clean.bat
....\........\Clean.csh
....\........\Clean.sh
....\........\example
....\........\.......\bench
....\........\.......\.....\verilog
....\........\.......\.....\.......\top_trainee.v
....\........\.......\Clean.bat
....\........\.......\Clean.csh
....\........\.......\Clean.sh
....\........\.......\design
....\........\.......\......\verilog
....\........\.......\......\.......\ahb_decoder_s3.v
....\........\.......\......\.......\ahb_default_slave.v
....\........\.......\......\.......\ahb_lite_s3.v
....\........\.......\......\.......\ahb_s2m_s3.v
....\........\.......\Makefile
....\........\.......\sim
....\........\.......\...\Clean.bat
....\........\.......\...\Clean.csh
....\........\.......\...\Clean.sh
....\........\.......\...\Makefile
....\........\.......\...\modelsim
....\........\.......\...\........\Clean.bat
....\........\.......\...\........\Clean.csh
....\........\.......\...\........\Clean.sh
....\........\.......\...\........\Makefile
....\........\.......\...\........\modelsim.args
....\........\.......\...\........\RunMe.bat
....\........\.......\...\........\sim_define.v
....\........\Makefile
....\ahb_to_ahb
....\..........\Clean.bat
....\..........\Clean.csh
....\..........\Clean.sh
....\..........\example
....\..........\.......\bench
....\..........\.......\.....\verilog
....\..........\.......\.....\.......\top.v
....\..........\.......\Clean.bat
....\..........\.......\Clean.csh
....\..........\.......\Clean.sh
....\..........\.......\design
....\..........\.......\......\verilog
....\..........\.......\......\.......\ahb2ahb.v
....\..........\.......\......\.......\ahb2ahb_fifo.v
....\..........\.......\......\.......\ahb2ahb_master_core.v
....\..........\.......\......\.......\ahb2ahb_slave_core.v
....\..........\.......\......\.......\ahb_decoder_s3.v
....\..........\.......\......\.......\ahb_default_slave.v
....\..........\.......\......\.......\ahb_lite_s3.v
....\..........\.......\......\.......\ahb_s2m_s3.v
....\..........\.......\......\.......\bfm_ahb.v
....\..........\.......\......\.......\bfm_ahb_tasks.v
....\..........\.......\......\.......\mem_ahb.v
....\..........\.......\Makefile
....\..........\.......\sim
....\..........\.......\...\Clean.bat
....\..........\.......\...\Clean.csh
....\..........\.......\...\Clean.sh
....\..........\.......\...\Makefile
....\..........\.......\...\modelsim
....\..........\.......\...\........\Clean.bat
....\..........\.......\...\........\Clean.csh
....\..........\.......\...\........\Clean.sh
....\..........\.......\...\........\Makefile
....\..........\.......\...\........\modelsim.args
....\..........\.......\...\........\RunMe.bat
....\..........\.......\...\........\sim_define.v
....\..........\Makefile
....\ahb_to_ahb_asm
....\..............\bench
....\..............\.....\verilog
....\..............\.....\.......\ahb_decoder_s3.v
....\..............\.....\.......\ahb_default_slave.v
....\..............\.....\.......\ahb_lite_s3.v
....\..............\.....\.......\ahb_s2m_s3.v
....\..............\.....\.......\bfm_ahb.v
....\..............\.....\.......\bfm_ahb_tasks.v
....\..............\.....\.......\mem_ahb.v
....\..............\.....\.......\top.v
....\..............\Clean.bat
....\..............\Clean.sh
....\..............\doc
....\..............\...\ahb2ahb_asm_spec.pdf
....\..............\Makefile
....\..............\rtl
....\..............\...\verilog
....\..............\...\.......\ahb2ahb_asm.v
....\..............\...\.......\ahb2ahb_asm_master.v
....\..............\...\.......\ahb2ahb_asm_master_core.v
....\..............\...\.......\ahb2ahb_asm_slave.v
....\..............\...\.......\ahb2ahb_asm_slave_core.v
....\..............\...\.......\ahb2ahb_fifo_async.v
....\..............\...\.......\ahb2ahb_fifo_sync.v
....\..............\...\.......\async_fifo_core.v
....\..............\sim
....\..............\...\Clean.bat