压缩包 : 81404612verilog.rar 列表
Verilog 130例\chap10\acc.acf
Verilog 130例\chap10\acc.hif
Verilog 130例\chap10\acc.v
Verilog 130例\chap10\accn.v
Verilog 130例\chap10\add8.v
Verilog 130例\chap10\adder8.v
Verilog 130例\chap10\block1.v
Verilog 130例\chap10\block2.v
Verilog 130例\chap10\block3.v
Verilog 130例\chap10\block4.v
Verilog 130例\chap10\control.v
Verilog 130例\chap10\fsm.v
Verilog 130例\chap10\longframe1.v
Verilog 130例\chap10\longframe2.v
Verilog 130例\chap10\pipeline.v
Verilog 130例\chap10\reg8.v
Verilog 130例\chap10\resource1.v
Verilog 130例\chap10\resource2.v
Verilog 130例\chap11\account.v
Verilog 130例\chap11\clock.v
Verilog 130例\chap11\count10.v
Verilog 130例\chap11\fre_ctrl.v
Verilog 130例\chap11\latch_16.v
Verilog 130例\chap11\paobiao.v
Verilog 130例\chap11\sell.v
Verilog 130例\chap11\song.v
Verilog 130例\chap11\traffic.v
Verilog 130例\chap12\add_ahead.v
Verilog 130例\chap12\add_bx.v
Verilog 130例\chap12\add_jl.v
Verilog 130例\chap12\add_tree.v
Verilog 130例\chap12\correlator.v
Verilog 130例\chap12\crc.v
Verilog 130例\chap12\cycle.v
Verilog 130例\chap12\decoder1.v
Verilog 130例\chap12\decoder2.v
Verilog 130例\chap12\fir.v
Verilog 130例\chap12\linear.v
Verilog 130例\chap12\mult.v
Verilog 130例\chap12\mult4x4.v
Verilog 130例\chap3\adder4.acf
Verilog 130例\chap3\adder4.hif
Verilog 130例\chap3\adder4.ndb
Verilog 130例\chap3\adder4.v
Verilog 130例\chap3\adder_tp.v
Verilog 130例\chap3\aoi.v
Verilog 130例\chap3\count4.v
Verilog 130例\chap3\count4_tp.v
Verilog 130例\chap5\adder.v
Verilog 130例\chap5\adder16.v
Verilog 130例\chap5\alu.v
Verilog 130例\chap5\block.v
Verilog 130例\chap5\buried_ff.v
Verilog 130例\chap5\compile.v
Verilog 130例\chap5\count.v
Verilog 130例\chap5\count60.v
Verilog 130例\chap5\decode4_7.v
Verilog 130例\chap5\loop1.v
Verilog 130例\chap5\loop2.v
Verilog 130例\chap5\loop3.v
Verilog 130例\chap5\mult_for.v
Verilog 130例\chap5\mult_repeat.v
Verilog 130例\chap5\mux21_1.v
Verilog 130例\chap5\mux21_2.v
Verilog 130例\chap5\mux4_1.v
Verilog 130例\chap5\mux_casez.v
Verilog 130例\chap5\non_block.v
Verilog 130例\chap5\test.v
Verilog 130例\chap5\voter7.v
Verilog 130例\chap5\wave1.v
Verilog 130例\chap5\wave2.v
Verilog 130例\chap6\alutask.v
Verilog 130例\chap6\alu_tp.v
Verilog 130例\chap6\code_83.v
Verilog 130例\chap6\count.v
Verilog 130例\chap6\funct.v
Verilog 130例\chap6\funct_tp.v
Verilog 130例\chap6\paral1.v
Verilog 130例\chap6\paral2.v
Verilog 130例\chap6\serial1.v
Verilog 130例\chap6\serial2.v
Verilog 130例\chap7\add4_1.v
Verilog 130例\chap7\add4_2.v
Verilog 130例\chap7\add4_3.v
Verilog 130例\chap7\count4.v
Verilog 130例\chap7\full_add1.v
Verilog 130例\chap7\full_add2.v
Verilog 130例\chap7\full_add3.v
Verilog 130例\chap7\full_add4.v
Verilog 130例\chap7\full_add5.v
Verilog 130例\chap7\half_add1.v
Verilog 130例\chap7\half_add2.v
Verilog 130例\chap7\half_add3.v
Verilog 130例\chap7\half_add4.v
Verilog 130例\chap7\mux2_1a.v
Verilog 130例\chap7\mux2_1b.v
Verilog 130例\chap7\mux2_1c.v
Verilog 130例\chap7\mux4_1a.v
Verilog 130例\chap7\mux4_1b.v
Verilog 130例\chap7\mux4_1c.v
Verilog 130例\chap7\mux4_1d.v
Verilog 130例\chap8\add8_tp.v
Verilog 130例\chap8\carry_udp.v
Verilog 130例\chap8\carry_udpx1.v
Verilog 130例\chap8\carry_udpx2.v
Verilog 130例\chap8\count8_tp.v
Verilog 130例\chap8\delay.v
Verilog 130例\chap8\dff.v
Verilog 130例\chap8\dff_udp.v
Verilog 130例\chap8\latch.v
Verilog 130例\chap8\mult_tp.v
Verilog 130例\chap8\mux31.v
Verilog 130例\chap8\mux_tp.v
Verilog 130例\chap8\random_tp.v
Verilog 130例\chap8\rom.v
Verilog 130例\chap8\test1.v
Verilog 130例\chap8\test2.v
Verilog 130例\chap8\time_dif.v
Verilog 130例\chap9\bidir.asm.rpt
Verilog 130例\chap9\bidir.done
Verilog 130例\chap9\bidir.fit.rpt
Verilog 130例\chap9\bidir.fit.smsg
Verilog 130例\chap9\bidir.fit.summary
Verilog 130例\chap9\bidir.flow.rpt
Verilog 130例\chap9\bidir.map.rpt
Verilog 130例\chap9\bidir.map.summary
Verilog 130例\chap9\bidir.pin
Verilog 130例\chap9\bidir.qpf
Verilog 130例\chap9\bidir.qsf
Verilog 130例\chap9\bidir.tan.rpt
Verilog 130例\chap9\bidir.tan.summary
Verilog 130例\chap9\bidir.v
Verilog 130例\chap9\bidir.v.bak
Verilog 130例\chap9\bidir2.v
Verilog 130例\chap9\code_83.v
Verilog 130例\chap9\db\bidir.(0).cnf.cdb
Verilog 130例\chap9\db\bidir.(0).cnf.hdb
Verilog 130例\chap9\db\bidir.asm.qmsg
Verilog 130例\chap9\db\bidir.cbx.xml
Verilog 130例\chap9\db\bidir.cmp.bpm
Verilog 130例\chap9\db\bidir.cmp.cdb
Verilog 130例\chap9\db\bidir.cmp.ecobp
Verilog 130例\chap9\db\bidir.cmp.hdb
Verilog 130例\chap9\db\bidir.cmp.rdb
Verilog 130例\chap9\db\bidir.cmp.tdb
Verilog 130例\chap9\db\bidir.cmp0.ddb
Verilog 130例\chap9\db\bidir.cmp_bb.cdb
Verilog 130例\chap9\db\bidir.cmp_bb.hdb
Verilog 130例\chap9\db\bidir.cmp_bb.rcf
Verilog 130例\chap9\db\bidir.dbp
Verilog 130例\chap9\db\bidir.db_info
Verilog 130例\chap9\db\bidir.eco.cdb
Verilog 130例\chap9\db\bidir.fit.qmsg
Verilog 130例\chap9\db\bidir.hier_info
Verilog 130例\chap9\db\bidir.hif
Verilog 130例\chap9\db\bidir.map.bpm
Verilog 130例\chap9\db\bidir.map.cdb
Verilog 130例\chap9\db\bidir.map.ecobp
Verilog 130例\chap9\db\bidir.map.hdb
Verilog 130例\chap9\db\bidir.map.qmsg
Verilog 130例\chap9\db\bidir.map_bb.cdb
Verilog 130例\chap9\db\bidir.map_bb.hdb
Verilog 130例\chap9\db\bidir.pre_map.cdb
Verilog 130例\chap9\db\bidir.pre_map.hdb
Verilog 130例\chap9\db\bidir.psp
Verilog 130例\chap9\db\bidir.pss
Verilog 130例\chap9\db\bidir.rtlv.hdb
Verilog 130例\chap9\db\bidir.rtlv_sg.cdb
Verilog 130例\chap9\db\bidir.rtlv_sg_swap.cdb
Verilog 130例\chap9\db\bidir.sgdiff.cdb
Verilog 130例\chap9\db\bidir.sgdiff.hdb
Verilog 130例\chap9\db\bidir.signalprobe.cdb
Verilog 130例\chap9\db\bidir.sld_design_entry.sci
Verilog 130例\chap9\db\bidir.sld_design_entry_dsc.sci
Verilog 130例\chap9\db\bidir.syn_hier_info
Verilog 130例\chap9\db\bidir.tan.qmsg
Verilog 130例\chap9\db\bidir.tis_db_list.ddb
Verilog 130例\chap9\db\prev_cmp_bidir.asm.qmsg
Verilog 130例\chap9\db\prev_cmp_bidir.fit.qmsg
Verilog 130例\chap9\db\prev_cmp_bidir.map.qmsg
Verilog 130例\chap9\db\prev_cmp_bidir.qmsg
Verilog 130例\chap9\db\prev_cmp_bidir.tan.qmsg
Verilog 130例\chap9\decode47.v
Verilog 130例\chap9\decoder_38.v
Verilog 130例\chap9\dff.v
Verilog 130例\chap9\dff1.v
Verilog 130例\chap9\dff2.v
Verilog 130例\chap9\encoder8_3.v
Verilog 130例\chap9\gate1.v
Verilog 130例\chap9\gate2.v
Verilog 130例\chap9\gate3.v
Verilog 130例\chap9\jk_ff.v
Verilog 130例\chap9\johnson.v
Verilog 130例\chap9\latch_1.v
Verilog 130例\chap9\latch_2.v
Verilog 130例\chap9\latch_8.v
Verilog 130例\chap9\mac.v
Verilog 130例\chap9\mac_tp.v
Verilog 130例\chap9\map_lpm_ram.v
Verilog 130例\chap9\mpc.v
Verilog 130例\chap9\mpc_tp.v
Verilog 130例\chap9\mux_case.v
Verilog 130例\chap9\mux_if.v
Verilog 130例\chap9\parity.v
Verilog 130例\chap9\ram256x8.v
Verilog 130例\chap9\reg8.v
Verilog 130例\chap9\rom.v
Verilog 130例\chap9\serial_pal.v
Verilog 130例\chap9\shifter.v
Verilog 130例\chap9\tri_1.v
Verilog 130例\chap9\tri_2.v
Verilog 130例\chap9\updown_count.v
Verilog 130例\examples.pdf
Verilog 130例\chap9\db
Verilog 130例\chap10
Verilog 130例\chap11
Verilog 130例\chap12
Verilog 130例\chap3
Verilog 130例\chap5
Verilog 130例\chap6
Verilog 130例\chap7
Verilog 130例\chap8
Verilog 130例\chap9
Verilog 130例