文件名称:lut_multiplier

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2015-12-18
  • 文件大小:
  • 138kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 吴*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

使用verliog设计实现LUT查找表乘法器,通过modelsim仿真验证通过-Designed and implemented using the LUT lookup table verliog multipliers, through simulation by modelsim
(系统自动生成,下载前可以参看下载内容)

下载文件列表





lut_multiplier\db\altsyncram_hk81.tdf

..............\..\logic_util_heursitic.dat

..............\..\lut_multiplier_module.db_info

..............\..\prev_cmp_lut_multiplier_module.qmsg

..............\incremental_db\compiled_partitions\lut_multiplier_module.db_info

..............\..............\...................\lut_multiplier_module.root_partition.cmp.dfp

..............\..............\...................\lut_multiplier_module.root_partition.cmp.kpt

..............\..............\...................\lut_multiplier_module.root_partition.cmp.logdb

..............\..............\...................\lut_multiplier_module.root_partition.map.dpi

..............\..............\...................\lut_multiplier_module.root_partition.map.kpt

..............\..............\README

..............\lut_module\lut_module.v

..............\..........\lut_module.v.bak

..............\lut_multiplier_module.asm.rpt

..............\lut_multiplier_module.done

..............\lut_multiplier_module.eda.rpt

..............\lut_multiplier_module.fit.rpt

..............\lut_multiplier_module.fit.summary

..............\lut_multiplier_module.flow.rpt

..............\lut_multiplier_module.map.rpt

..............\lut_multiplier_module.map.summary

..............\lut_multiplier_module.pin

..............\lut_multiplier_module.pof

..............\lut_multiplier_module.qpf

..............\lut_multiplier_module.qsf

..............\lut_multiplier_module.sof

..............\lut_multiplier_module.tan.rpt

..............\lut_multiplier_module.tan.summary

..............\lut_multiplier_module.v

..............\lut_multiplier_module.v.bak

..............\lut_multiplier_module_assignment_defaults.qdf

..............\lut_multiplier_module_nativelink_simulation.rpt

..............\simulation\modelsim\lut_multiplier_module.rom0_lut_module_fd884332.hdl.mif

..............\..........\........\lut_multiplier_module.sft

..............\..........\........\lut_multiplier_module.vo

..............\..........\........\lut_multiplier_module.vt

..............\..........\........\lut_multiplier_module.vt.bak

..............\..........\........\lut_multiplier_module_modelsim.xrf

..............\..........\........\lut_multiplier_module_run_msim_rtl_verilog.do

..............\..........\........\lut_multiplier_module_v.sdo

..............\..........\........\modelsim.ini

..............\..........\........\msim_transcript

..............\..........\........\rtl_work\lut_module\verilog.prw

..............\..........\........\........\..........\verilog.psm

..............\..........\........\........\..........\_primary.dat

..............\..........\........\........\..........\_primary.dbs

..............\..........\........\........\..........\_primary.vhd

..............\..........\........\........\.....ultiplier_module\verilog.prw

..............\..........\........\........\.....................\verilog.psm

..............\..........\........\........\.....................\_primary.dat

..............\..........\........\........\.....................\_primary.dbs

..............\..........\........\........\.....................\_primary.vhd

..............\..........\........\........\....................._simulation\verilog.prw

..............\..........\........\........\................................\verilog.psm

..............\..........\........\........\................................\_primary.dat

..............\..........\........\........\................................\_primary.dbs

..............\..........\........\........\................................\_primary.vhd

..............\..........\........\........\_info

..............\..........\........\........\_vmake

..............\..........\........\vsim.wlf

..............\transcript

..............\simulation\modelsim\rtl_work\lut_module

..............\..........\........\........\lut_multiplier_module

..............\..........\........\........\lut_multiplier_module_simulation

..............\..........\........\........\_temp

..............\..........\........\rtl_work

..............\incremental_db\compiled_partitions

..............\simulat

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org