文件名称:FIFO1
- 所属分类：
- 其他嵌入式/单片机内容
- 资源属性：
- [ASM] [源码]
- 上传时间：
- 2015-10-29
- 文件大小：
- 33kb
- 下载次数：
- 0次
- 提 供 者：
- 江**
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
给出一个位宽16比特，深度为10的异步FIFO的设计，并要求给出空或满的指示信号。要求用Verilog HDL语言设计，并编写测试激励，以及用Modelsim进行功能仿真，验证设计正确性。10个16位的数据 (FIFO的宽度：也就是英文资料里常看到的THE WIDTH，它指的是FIFO一次读写操作的数据位，就像MCU有8位和16位，ARM 32位等等。FIFO的深度：THE DEEPTH，它指的是FIFO可以存储多少个N位的数据（如果宽度为N）。如一个8位的FIFO，若深度为8，它可以存储8个8位的数据，深度为12，就可以存储12个8位的数据。)-Give a 16 bits wide, depth of 10 asynchronous FIFO design, and requires giving empty or full instructions signal. Request using Verilog HDL language design, and the writing test, and simulation using Modelsim function, validate design is correct. 10 16 bits of data (THE WIDTH of THE FIFO, namely information in English often see THE WIDTH, it refers to a FIFO data read and write operations, as has 8 bit or 16 bit MCU, ARM 32-bit and so on. THE depth of FIFO: THE DEEPTH, it refers to THE FIFO can store many N bits of data (if THE WIDTH is N). If an 8-bit FIFO, if THE depth of 8, it can store 8 8 bits of data, THE depth of 12, 12 8 bits of data to be stored.)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fifo1\fifo1.cr.mti
.....\fifo1.mpf
.....\fifo1.v
.....\fifo1.v.bak
.....\fifo1_test.v
.....\fifo1_test.v.bak
.....\vsim.wlf
.....\work\@gray@counter_2\verilog.asm
.....\....\...............\_primary.dat
.....\....\...............\_primary.vhd
.....\....\fifo1\verilog.asm
.....\....\.....\_primary.dat
.....\....\.....\_primary.vhd
.....\....\....._test\verilog.asm
.....\....\..........\_primary.dat
.....\....\..........\_primary.vhd
.....\....\_info
.....\....\@gray@counter_2
.....\....\fifo1
.....\....\fifo1_test
.....\work
fifo1