文件名称:cf_lib
介绍说明－－下载内容均来自于网络，请自行研究使用
基于zedboard-7000的HDMI FPGA IP控制核-HDMI FPGA IP control core based on Zedboard-7000
(系统自动生成,下载前可以参看下载内容)
下载文件列表
cf_lib
......\edk
......\...\pcores
......\...\......\axi_clkgen_v1_00_a
......\...\......\..................\data
......\...\......\..................\....\axi_clkgen_v2_1_0.mpd
......\...\......\..................\....\axi_clkgen_v2_1_0.pao
......\...\......\..................\....\_axi_clkgen_xst.prj
......\...\......\..................\hdl
......\...\......\..................\...\verilog
......\...\......\..................\...\.......\cf_clkgen.v
......\...\......\..................\...\.......\user_logic.v
......\...\......\..................\...\vhdl
......\...\......\..................\...\....\axi_clkgen.vhd
......\...\......\..................\regmap.txt
......\...\......\axi_hdmi_tx_16b_v1_00_a
......\...\......\.......................\data
......\...\......\.......................\....\axi_hdmi_tx_16b_v2_1_0.mpd
......\...\......\.......................\....\axi_hdmi_tx_16b_v2_1_0.pao
......\...\......\.......................\....\_axi_hdmi_tx_16b_xst.prj
......\...\......\.......................\hdl
......\...\......\.......................\...\verilog
......\...\......\.......................\...\.......\cf_add.v
......\...\......\.......................\...\.......\cf_csc_1.v
......\...\......\.......................\...\.......\cf_csc_RGB2CrYCb.v
......\...\......\.......................\...\.......\cf_hdmi.v
......\...\......\.......................\...\.......\cf_hdmi_tx_16b.v
......\...\......\.......................\...\.......\cf_mem.v
......\...\......\.......................\...\.......\cf_mul.v
......\...\......\.......................\...\.......\cf_ss_444to422.v
......\...\......\.......................\...\.......\cf_vdma.v
......\...\......\.......................\...\.......\user_logic.v
......\...\......\.......................\...\vhdl
......\...\......\.......................\...\....\axi_hdmi_tx_16b.vhd
......\...\......\.......................\regmap.txt
......\...\......\axi_spdif_tx_v1_00_a
......\...\......\....................\data
......\...\......\....................\....\axi_spdif_tx_v2_1_0.mpd
......\...\......\....................\....\axi_spdif_tx_v2_1_0.pao
......\...\......\....................\....\_axi_spdif_tx_xst.prj
......\...\......\....................\hdl
......\...\......\....................\...\vhdl
......\...\......\....................\...\....\axi_spdif_tx.vhd
......\...\......\....................\...\....\tx_bitbuf.vhd
......\...\......\....................\...\....\tx_encoder.vhd
......\...\......\....................\...\....\tx_package.vhd
......\...\......\....................\...\....\user_logic.vhd