文件名称:adder

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [Text]
  • 上传时间:
  • 2015-02-04
  • 文件大小:
  • 36kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • J**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

实验要求:

(1)画出5位逐级进位和超前进位加法器的电路图,要求在图中表明输入、输出信号、中间信号等全部相关的信号,且信号命名应和图中的标注一一对应;

(2)不能使用课本中的FOR循环语句,VHDL的赋值语句应和电路图一一对应;

(3)VHDL代码和仿真波形要保存。

(4)关于超前进位加法器,可以参照课本P160设计。

(5) 要求提交设计报告,按照深大实验报告的标准格式,同时需要代码,仿真结果和综合电路图。 -The experimental requirements:

(1) to draw the 5 cascaded carry and circuit diagrams of carry look ahead adder, required to indicate signal input, output signal, the intermediate signal and all other related in the figure, and the signal should be named annotation and figure one one corresponding

(2) can not be used textbooks in the FOR loop statement, the assignment statement of VHDL should be and the circuit in figure one one correspond

(3) VHDL code and the simulation waveform to save.

(4) on the carry lookahead adder, can reference books P160 design.

(5) required to submit the design report, in accordance with the standard format deep experimental report, also need to code, the simulation results and the integrated circuit diagram.
(系统自动生成,下载前可以参看下载内容)

下载文件列表





加法器\CLA_Adder.png

......\CLA_Adder.txt

......\adder.txt

......\adder_cripple.png

......\adder_cripple.txt

......\zuoye.txt

加法器

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org