文件名称:32bit_multiply
介绍说明－－下载内容均来自于网络，请自行研究使用
包含32为乘法器的设计，用verilog语言实现，包括booth编码的实现，booth乘法器的实现，3_2压缩器的实现，4_2压缩器的实现，华伦斯树的实现，以及两个testbench文件用于测试。-Contains 32 multiplier design, verilog language, including booth encoding implementations, booth multiplier implementations, 3_2 compressor implementation 4_2 compressor to achieve and realize China Clarence tree, and two testbench file with the to the test.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
multiply\_42c_l.v
........\boot_mul.v
........\bootcoder.v
........\csa.v
........\tb_bootmul.v
........\tb_mul.v