文件名称:delay
介绍说明--下载内容均来自于网络,请自行研究使用
VHDL代码,源用与两路DDS之间的相位差,现可用于产生相位差可编程的1m时钟,精度可精确到0.01分。输出两路时钟,带起始控制位-VHDL code, source with the phase difference between the two DDS, can now be used to produce 1m phase programmable clock accuracy can be accurate to 0.01 points. Output two clocks with start control bit
(系统自动生成,下载前可以参看下载内容)
下载文件列表
delay.vhd