文件名称:AES
介绍说明－－下载内容均来自于网络，请自行研究使用
AES加解密Verilog HDL源代码，具体的算法参照相关书籍，里面含有testbench-AES encryption and decryption Verilog HDL source code, reference books specific algorithm, which contains testbench
(系统自动生成,下载前可以参看下载内容)
下载文件列表
inv_key_expand.v
inv_main.v
inv_mix_coluns.v
inv_One_Round.v
inv_ShiftRows.v
inv_SubByte.v
key_expand.v
main.v
mix_colums.v
One_Round.v
ShiftRows.v
SubByte.v
top.v
all_bit_deal.v
all_bit_inv_deal.v