文件名称:lab1
- 所属分类：
- 其他嵌入式/单片机内容
- 资源属性：
- [ASM] [源码]
- 上传时间：
- 2014-05-07
- 文件大小：
- 26kb
- 下载次数：
- 0次
- 提 供 者：
- qinyu*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
初步掌握ModelSim的使用方法,了解TestBench的编写,Verilog HDL的层次设计方法/参数设置、参数传递方法.-Preliminary master the use of ModelSim understand TestBench preparation, Verilog HDL level design methods/parameters, parameter passing methods.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
lab1\acc\acc.v
....\...\acc_sim.cr.mti
....\...\acc_sim.mpf
....\...\acc_tb.v
....\...\dffr.v
....\...\full_adder.v
....\...\transcript
....\...\vsim.wlf
....\...\wave.do
....\...\.ork\acc\verilog.asm
....\...\....\...\_primary.dat
....\...\....\...\_primary.vhd
....\...\....\..._tb\verilog.asm
....\...\....\......\_primary.dat
....\...\....\......\_primary.vhd
....\...\....\dffr\verilog.asm
....\...\....\....\_primary.dat
....\...\....\....\_primary.vhd
....\...\....\full_adder\verilog.asm
....\...\....\..........\_primary.dat
....\...\....\..........\_primary.vhd
....\...\....\_info
....\...\....\acc
....\...\....\acc_tb
....\...\....\dffr
....\...\....\full_adder
....\...\work
....\acc
lab1