文件名称:UART
介绍说明－－下载内容均来自于网络，请自行研究使用
URAT设计，系统包括五个模块，MCU模块，TX发送模块，RX接受模块，波特率产生模块，复位模块。-URAT design, the system consists of five modules, MCU module, TX transmit module, RX accept modules, baud rate generator module, reset module.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
UART\UART\transcript
....\....\UART.v
....\....\UART_sim.cr.mti
....\....\UART_sim.mpf
....\....\UART_test.v
....\....\UART_top.v
....\....\vsim.wlf
....\....\wave.do
....\....\.ork\@b@c@l@k_gen\verilog.asm
....\....\....\............\_primary.dat
....\....\....\............\_primary.vhd
....\....\....\.m@c@u_@p@o@r@t\verilog.asm
....\....\....\...............\_primary.dat
....\....\....\...............\_primary.vhd
....\....\....\.r@s@t_gen\verilog.asm
....\....\....\..........\_primary.dat
....\....\....\..........\_primary.vhd
....\....\....\...x_data\verilog.asm
....\....\....\.........\_primary.dat
....\....\....\.........\_primary.vhd
....\....\....\.t@x_data\verilog.asm
....\....\....\.........\_primary.dat
....\....\....\.........\_primary.vhd
....\....\....\.u@a@r@t\verilog.asm
....\....\....\........\_primary.dat
....\....\....\........\_primary.vhd
....\....\....\........_test\verilog.asm
....\....\....\.............\_primary.dat
....\....\....\.............\_primary.vhd
....\....\....\..........op\verilog.asm
....\....\....\............\_primary.dat
....\....\....\............\_primary.vhd
....\....\....\_info
....\....\....\@b@c@l@k_gen
....\....\....\@m@c@u_@p@o@r@t
....\....\....\@r@s@t_gen
....\....\....\@r@x_data
....\....\....\@t@x_data
....\....\....\@u@a@r@t
....\....\....\@u@a@r@t_test
....\....\....\@u@a@r@t_top
....\....\work
....\UART
UART