文件名称:vhdlsource
介绍说明--下载内容均来自于网络,请自行研究使用
用verilog hdl编写的一些例程,包括加法器/减法器等等,例子较多就不一一列举了
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 57578900vhdlsource.rar 列表 vhdlsource\add4_1.v vhdlsource\add4_2.v vhdlsource\add4_3.v vhdlsource\count4.v vhdlsource\full_add1.v vhdlsource\full_add2.v vhdlsource\full_add3.v vhdlsource\full_add4.v vhdlsource\full_add5.v vhdlsource\half_add1.v vhdlsource\half_add2.v vhdlsource\half_add3.v vhdlsource\half_add4.v vhdlsource\mux2_1a.v vhdlsource\mux2_1b.v vhdlsource\mux2_1c.v vhdlsource\mux4_1a.v vhdlsource\mux4_1b.v vhdlsource\mux4_1c.v vhdlsource\mux4_1d.v vhdlsource