文件名称:chao
介绍说明－－下载内容均来自于网络，请自行研究使用
利用有限状态机实现一般时序逻辑分析的方法；
进掌握用Verilog编写的有限状态机的标准模板-Finite state machine to achieve general sequential logic analysis method into the grasp of finite state machines using Verilog standard template
进掌握用Verilog编写的有限状态机的标准模板-Finite state machine to achieve general sequential logic analysis method into the grasp of finite state machines using Verilog standard template
(系统自动生成,下载前可以参看下载内容)
下载文件列表
chao.doc