文件名称:mb
介绍说明－－下载内容均来自于网络，请自行研究使用
基于Proasic3 startkit 开发板，用verilog语言描述的一个秒表计数器。-Based the ProASIC3 StartKit development board, using Verilog language descr iption of a stopwatch counter.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
mb\designer\impl1\designer.log
..\........\.....\designer_genhdl.log
..\........\.....\simulation\postlayout\top\verilog.psm
..\........\.....\..........\..........\...\_primary.dat
..\........\.....\..........\..........\...\_primary.dbs
..\........\.....\..........\..........\...\_primary.vhd
..\........\.....\..........\..........\_info
..\........\.....\top.adb
..\........\.....\....dtf\verify.log
..\........\.....\top.ide_des
..\........\.....\top.pdb
..\........\.....\top.pdb.depends
..\........\.....\top.tcl
..\........\.....\top_1.adb
..\........\.....\......dtf\verify.log
..\........\.....\top_1.ide_des
..\........\.....\top_1.pdb
..\........\.....\top_1.pdb.depends
..\........\.....\top_1_ba.sdf
..\........\.....\top_1_ba.v
..\........\.....\......fp\$$FlashPro_09003.L$$
..\........\.....\........\projectData\top_1.pdb
..\........\.....\........\top_1.log
..\........\.....\........\top_1.pro
..\........\.....\top_2.adb
..\........\.....\......dtf\verify.log
..\........\.....\top_2.ide_des
..\........\.....\top_2.pdb
..\........\.....\top_2.pdb.depends
..\........\.....\top_2_ba.sdf
..\........\.....\top_2_ba.v
..\........\.....\......fp\$$FlashPro_09003.L$$
..\........\.....\........\projectData\top_2.pdb
..\........\.....\........\top_2.log
..\........\.....\........\top_2.pro
..\........\.....\top_3.adb
..\........\.....\......dtf\verify.log
..\........\.....\top_3.ide_des
..\........\.....\top_3.pdb
..\........\.....\top_3.pdb.depends
..\........\.....\top_3_ba.sdf
..\........\.....\top_3_ba.v
..\........\.....\......fp\$$FlashPro_09003.L$$
..\........\.....\........\projectData\top_3.pdb
..\........\.....\........\top_3.log
..\........\.....\........\top_3.pro
..\........\.....\top_ba.sdf
..\........\.....\top_ba.v
..\........\.....\....fp\$$FlashPro_09003.L$$
..\........\.....\......\projectData\top.pdb
..\........\.....\......\top.log
..\........\.....\......\top.pro
..\hdl\js.v
..\...\latch.v
..\...\top.v
..\mb.prj
..\simulation\modelsim.ini
..\..........\modelsim.ini.sav
..\..........\modelsim.log
..\..........\postsynth\display\verilog.psm
..\..........\.........\.......\_primary.dat
..\..........\.........\.......\_primary.dbs
..\..........\.........\.......\_primary.vhd
..\..........\.........\js\verilog.psm
..\..........\.........\..\_primary.dat
..\..........\.........\..\_primary.dbs
..\..........\.........\..\_primary.vhd
..\..........\.........\latch\verilog.psm
..\..........\.........\.....\_primary.dat
..\..........\.........\.....\_primary.dbs
..\..........\.........\.....\_primary.vhd
..\..........\.........\top\verilog.psm
..\..........\.........\...\_primary.dat
..\..........\.........\...\_primary.dbs
..\..........\.........\...\_primary.vhd
..\..........\.........\_info
..\..........\.resynth\js\verilog.psm
..\..........\........\..\_primary.dat
..\..........\........\..\_primary.dbs
..\..........\........\..\_primary.vhd
..\..........\........\latch\verilog.psm
..\..........\........\.....\_primary.dat
..\..........\........\.....\_primary.dbs
..\..........\........\.....\_primary.vhd
..\..........\........\top\verilog.psm
..\..........\........\...\_primary.dat
..\..........\........\...\_primary.dbs
..\..........\........\...\_primary.vhd
..\..........\........\_info
..\..........\run.do
..\..........\vsim.wlf
..\..........\work\display\verilog.psm
..\..........\....\.......\_primary.dat
..\..........\....\.......\_primary.dbs
..\..........\....\.......\_primary.vhd
..\..........\....\js\verilog.psm
..\..........\....\..\_primary.dat
..\..........\....\..\_primary.dbs
..\..........\....\..\_primary.vhd
..\..........\....\latch\verilog.psm