文件名称:clock
介绍说明－－下载内容均来自于网络，请自行研究使用
时钟分配电路，输入为时钟信号CLK，输出为信号F0~F5，这六个信
号中只允许有一个为高电平，F0、F2、F4的持续时间为2个CLK，F1、F3、F5的持续时间为4个CLK。
-A clock distribution circuit, the input clock signal CLK, the output signal F0 ~~ F5, the six signal only allowed to have a high level, F0, F2, F4 duration of two CLK, F1, F3, F5 duration of four CLK.
号中只允许有一个为高电平，F0、F2、F4的持续时间为2个CLK，F1、F3、F5的持续时间为4个CLK。
-A clock distribution circuit, the input clock signal CLK, the output signal F0 ~~ F5, the six signal only allowed to have a high level, F0, F2, F4 duration of two CLK, F1, F3, F5 duration of four CLK.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
clock\clock.txt
clock