文件名称:S3_WAVE
介绍说明－－下载内容均来自于网络，请自行研究使用
1、本实验模拟正弦函数发生器
2、使用逻辑分析仪查看波形
3、/proj/simulation目录中可以在modelsim中仿真-1, the experimental simulation of the sine function generator, logic analyzer view waveform 3/proj/simulation directory in modelsim simulation
2、使用逻辑分析仪查看波形
3、/proj/simulation目录中可以在modelsim中仿真-1, the experimental simulation of the sine function generator, logic analyzer view waveform 3/proj/simulation directory in modelsim simulation
(系统自动生成,下载前可以参看下载内容)
下载文件列表
S3_WAVE\说明.txt
.......\PROJ\cmp_state.ini
.......\....\COUNTER.bsf
.......\....\COUNTER.v
.......\....\COUNTER_bb.v
.......\....\COUNTER_wave0.jpg
.......\....\COUNTER_waveforms.html
.......\....\div.bsf
.......\....\div.v
.......\....\insystem.bmp
.......\....\quartus_nativelink_simulation.log
.......\....\ROM.bsf
.......\....\ROM.v
.......\....\ROM_bb.v
.......\....\serv_req_info.txt
.......\....\signal-tap.bmp
.......\....\SIN.mif
.......\....\stp1.stp
.......\....\WAVE.asm.rpt
.......\....\WAVE.bdf
.......\....\WAVE.cdf
.......\....\WAVE.done
.......\....\WAVE.eda.rpt
.......\....\WAVE.fit.eqn
.......\....\WAVE.fit.rpt
.......\....\WAVE.fit.summary
.......\....\WAVE.flow.rpt
.......\....\WAVE.map.eqn
.......\....\WAVE.map.rpt
.......\....\WAVE.map.summary
.......\....\WAVE.pin
.......\....\WAVE.pof
.......\....\WAVE.ppl
.......\....\WAVE.qpf
.......\....\WAVE.qsf
.......\....\WAVE.qws
.......\....\WAVE.sim.rpt
.......\....\WAVE.sof
.......\....\WAVE.tan.rpt
.......\....\WAVE.tan.summary
.......\....\WAVE.vwf
.......\....\WAVE_assignment_defaults.qdf
.......\....\simulation\modelsim\cyclone_atoms.v
.......\....\..........\........\vsim.wlf
.......\....\..........\........\wave.do
.......\....\..........\........\WAVE.vo
.......\....\..........\........\WAVE_modelsim.xrf
.......\....\..........\........\wave_test.cr.mti
.......\....\..........\........\wave_test.mpf
.......\....\..........\........\WAVE_TOP.V
.......\....\..........\........\WAVE_v.sdo
.......\....\..........\........\work\_info
.......\....\..........\........\....\wave_top\verilog.asm
.......\....\..........\........\....\........\_primary.dat
.......\....\..........\........\....\........\_primary.vhd
.......\....\..........\........\....\cyclone_scale_cntr\verilog.asm
.......\....\..........\........\....\..................\_primary.dat
.......\....\..........\........\....\..................\_primary.vhd
.......\....\..........\........\....\........routing_wire\verilog.asm
.......\....\..........\........\....\....................\_primary.dat
.......\....\..........\........\....\....................\_primary.vhd
.......\....\..........\........\....\.........am_register\verilog.asm
.......\....\..........\........\....\....................\_primary.dat
.......\....\..........\........\....\....................\_primary.vhd
.......\....\..........\........\....\............pulse_generator\verilog.asm
.......\....\..........\........\....\...........................\_primary.dat
.......\....\..........\........\....\...........................\_primary.vhd
.......\....\..........\........\....\............block\verilog.asm
.......\....\..........\........\....\.................\_primary.dat
.......\....\..........\........\....\.................\_primary.vhd
.......\....\..........\........\....\........pll_reg\verilog.asm
.......\....\..........\........\....\...............\_primary.dat
.......\....\..........\........\....\...............\_primary.vhd
.......\....\..........\........\....\...........\verilog.asm
.......\....\..........\........\....\...........\_primary.dat
.......\....\..........\........\....\...........\_primary.vhd
.......\....\..........\........\....\........n_cntr\verilog.asm
.......\....\..........\........\....\..............\_primary.dat
.......\....\..........\........\....\..............\_primary.vhd
.......\....\..........\........\....\.........mux21\verilog.asm
.......\....\..........\........\....\..............\_primary.dat
.......\....\..........\........\....\..............\_primary.vhd
.......\....\..........\........\....\........m_cntr\verilog.asm
.......\....\..........\........\....\..............\_primary.dat
.......\....\..........\........\....\..............\_primary.vhd
.......\....\..........\........\....\.........ux41\verilog.asm
.......\....\..........\........\....\.............\_primary.dat
.......\....\..........\........\....\.............\_primary.vhd
.......\....\..........\........\....\...........21\verilog.asm
.......\....\..........\........\....\.............\_primary.dat
.....