文件名称:v16bbit_boothe
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
verilog程序源码，实现两个16bit数乘法，使用booth算法，一种基于状态机实现，分层层次为datapath与controller两个子模块，testBench测试通过
-verilog program source code, and two 16bit multiplication using booth algorithm, based on the state machine implementation, the hierarchical level for the datapath and controller two sub-modules testBench tested
-verilog program source code, and two 16bit multiplication using booth algorithm, based on the state machine implementation, the hierarchical level for the datapath and controller two sub-modules testBench tested
(系统自动生成,下载前可以参看下载内容)
下载文件列表
v16bbit_boothe\Booth_Multiplier_STG.v
..............\Controller.v
..............\Datapath.v
..............\testBench.v
v16bbit_boothe
..............\Controller.v
..............\Datapath.v
..............\testBench.v
v16bbit_boothe