文件名称:A-to-D-VerilogHDL
介绍说明--下载内容均来自于网络,请自行研究使用
在硬體上將十進制轉二進制,不需要使用加法器的運\算方式,大大減少運\算的時間。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 89346474a-to-d-veriloghdl.rar 列表 A-to-D-VerilogHDL\atd.v A-to-D-VerilogHDL\atd_testbench.v A-to-D-VerilogHDL
压缩包 : 89346474a-to-d-veriloghdl.rar 列表 A-to-D-VerilogHDL\atd.v A-to-D-VerilogHDL\atd_testbench.v A-to-D-VerilogHDL