文件名称:fulladder
- 所属分类：
- VHDL编程
- 资源属性：
- [WORD]
- 上传时间：
- 2012-11-26
- 文件大小：
- 2kb
- 下载次数：
- 0次
- 提 供 者：
- qingg*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
由数字电路知识可知，一位全加器可由两个一位半加器与一个或门构成，其原理图如图1所示。该设计利用层次结构描述法，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实验箱上SW0,SW1,SW2键作为输入，并将输入的信号连接到红色LED管LEDR0,LEDR1,LEDR2上便于观察，sum,cout信号采用绿色发光二极管LEDG0,LEDG1来显示。
图1.1 全加器原理图-it s a protel
图1.1 全加器原理图-it s a protel
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fulladder.doc