文件名称:SDRAM_RaW
介绍说明－－下载内容均来自于网络，请自行研究使用
本实例用于控制开发板上面的SDRAM完成读写功能；先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。-This instance is used to control the development board to complete the above SDRAM read and write capabilities first SDRAM write data inside, and then compare the data read out, if you do not match on the adoption of LED lights show, if consistent, LED is not lit.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
SDRAM_R&W\doc\micron_sdram.pdf
.........\part1\part1_32\model\mt48lc2m32b2.v
.........\.....\........\rtl\Command.v
.........\.....\........\...\control_interface.v
.........\.....\........\...\Params.v
.........\.....\........\...\sdr_data_path.v
.........\.....\........\...\sdr_sdram.v
.........\.....\........\sim\Command.v
.........\.....\........\...\control_interface.v
.........\.....\........\...\mt48lc2m32b2.v
.........\.....\........\...\Params.v
.........\.....\........\...\sd32try.cr.mti
.........\.....\........\...\sd32try.mpf
.........\.....\........\...\sdram_test_tb.v
.........\.....\........\...\sdr_data_path.v
.........\.....\........\...\sdr_sdram.v
.........\.....\........\...\sdtry.cr.mti
.........\.....\........\...\vsim.wlf
.........\.....\........\...\wave.do
.........\.....\........\...\.ork\command\verilog.asm
.........\.....\........\...\....\.......\_primary.dat
.........\.....\........\...\....\.......\_primary.vhd
.........\.....\........\...\....\..ntrol_interface\verilog.asm
.........\.....\........\...\....\.................\_primary.dat
.........\.....\........\...\....\.................\_primary.vhd
.........\.....\........\...\....\mt48lc2m32b2\verilog.asm
.........\.....\........\...\....\............\_primary.dat
.........\.....\........\...\....\............\_primary.vhd
.........\.....\........\...\....\sdram_test_tb\verilog.asm
.........\.....\........\...\....\.............\_primary.dat
.........\.....\........\...\....\.............\_primary.vhd
.........\.....\........\...\....\..._data_path\verilog.asm
.........\.....\........\...\....\.............\_primary.dat
.........\.....\........\...\....\.............\_primary.vhd
.........\.....\........\...\....\....sdram\verilog.asm
.........\.....\........\...\....\.........\_primary.dat
.........\.....\........\...\....\.........\_primary.vhd
.........\.....\........\...\....\_info
.........\.....\........\test_bench\sdram_test_tb.v
.........\.....\........\wave\32wave.bmp
.........\.....\....2_16\model\mt48lc8m16a2.v
.........\.....\........\rtl\Command.v
.........\.....\........\...\control_interface.v
.........\.....\........\...\Params.v
.........\.....\........\...\sdr_data_path.v
.........\.....\........\...\sdr_sdram.v
.........\.....\........\sim\Command.v
.........\.....\........\...\control_interface.v
.........\.....\........\...\mt48lc8m16a2.v
.........\.....\........\...\mt48lc8m16a2.v.bak
.........\.....\........\...\Params.v
.........\.....\........\...\Params.v.bak
.........\.....\........\...\sdram_test_tb.v
.........\.....\........\...\sdram_test_tb.v.bak
.........\.....\........\...\sdr_data_path.v
.........\.....\........\...\sdr_sdram.v
.........\.....\........\...\sdr_sdram.v.bak
.........\.....\........\...\sdtest.cr.mti
.........\.....\........\...\sdtest.mpf
.........\.....\........\...\vish_stacktrace.vstf
.........\.....\........\...\vsim.wlf
.........\.....\........\...\work\command\verilog.asm
.........\.....\........\...\....\.......\_primary.dat
.........\.....\........\...\....\.......\_primary.vhd
.........\.....\........\...\....\..ntrol_interface\verilog.asm
.........\.....\........\...\....\.................\_primary.dat
.........\.....\........\...\....\.................\_primary.vhd
.........\.....\........\...\....\mt48lc8m16a2\verilog.asm
.........\.....\........\...\....\............\_primary.dat
.........\.....\........\...\....\............\_primary.vhd
.........\.....\........\...\....\sdram_test\verilog.asm
.........\.....\........\...\....\..........\_primary.dat
.........\.....\........\...\....\..........\_primary.vhd
.........\.....\........\...\....\.........._tb\verilog.asm
.........\.....\........\...\....\.............\_primary.dat
.........\.....\........\...\....\.............\_primary.vhd
.........\.....\........\...\....\..._data_path\verilog.asm
.........\.....\........\...\....\.............\_primary.dat
.........\.....\........\...\....\.............\_primary.vhd
.........\.....\........\...\....\....sdram\verilog.asm
.........\.....\........\...\....\.........\_primary.dat
.........\part1\part1_32\model\mt48lc2m32b2.v
.........\.....\........\rtl\Command.v
.........\.....\........\...\control_interface.v
.........\.....\........\...\Params.v
.........\.....\........\...\sdr_data_path.v
.........\.....\........\...\sdr_sdram.v
.........\.....\........\sim\Command.v
.........\.....\........\...\control_interface.v
.........\.....\........\...\mt48lc2m32b2.v
.........\.....\........\...\Params.v
.........\.....\........\...\sd32try.cr.mti
.........\.....\........\...\sd32try.mpf
.........\.....\........\...\sdram_test_tb.v
.........\.....\........\...\sdr_data_path.v
.........\.....\........\...\sdr_sdram.v
.........\.....\........\...\sdtry.cr.mti
.........\.....\........\...\vsim.wlf
.........\.....\........\...\wave.do
.........\.....\........\...\.ork\command\verilog.asm
.........\.....\........\...\....\.......\_primary.dat
.........\.....\........\...\....\.......\_primary.vhd
.........\.....\........\...\....\..ntrol_interface\verilog.asm
.........\.....\........\...\....\.................\_primary.dat
.........\.....\........\...\....\.................\_primary.vhd
.........\.....\........\...\....\mt48lc2m32b2\verilog.asm
.........\.....\........\...\....\............\_primary.dat
.........\.....\........\...\....\............\_primary.vhd
.........\.....\........\...\....\sdram_test_tb\verilog.asm
.........\.....\........\...\....\.............\_primary.dat
.........\.....\........\...\....\.............\_primary.vhd
.........\.....\........\...\....\..._data_path\verilog.asm
.........\.....\........\...\....\.............\_primary.dat
.........\.....\........\...\....\.............\_primary.vhd
.........\.....\........\...\....\....sdram\verilog.asm
.........\.....\........\...\....\.........\_primary.dat
.........\.....\........\...\....\.........\_primary.vhd
.........\.....\........\...\....\_info
.........\.....\........\test_bench\sdram_test_tb.v
.........\.....\........\wave\32wave.bmp
.........\.....\....2_16\model\mt48lc8m16a2.v
.........\.....\........\rtl\Command.v
.........\.....\........\...\control_interface.v
.........\.....\........\...\Params.v
.........\.....\........\...\sdr_data_path.v
.........\.....\........\...\sdr_sdram.v
.........\.....\........\sim\Command.v
.........\.....\........\...\control_interface.v
.........\.....\........\...\mt48lc8m16a2.v
.........\.....\........\...\mt48lc8m16a2.v.bak
.........\.....\........\...\Params.v
.........\.....\........\...\Params.v.bak
.........\.....\........\...\sdram_test_tb.v
.........\.....\........\...\sdram_test_tb.v.bak
.........\.....\........\...\sdr_data_path.v
.........\.....\........\...\sdr_sdram.v
.........\.....\........\...\sdr_sdram.v.bak
.........\.....\........\...\sdtest.cr.mti
.........\.....\........\...\sdtest.mpf
.........\.....\........\...\vish_stacktrace.vstf
.........\.....\........\...\vsim.wlf
.........\.....\........\...\work\command\verilog.asm
.........\.....\........\...\....\.......\_primary.dat
.........\.....\........\...\....\.......\_primary.vhd
.........\.....\........\...\....\..ntrol_interface\verilog.asm
.........\.....\........\...\....\.................\_primary.dat
.........\.....\........\...\....\.................\_primary.vhd
.........\.....\........\...\....\mt48lc8m16a2\verilog.asm
.........\.....\........\...\....\............\_primary.dat
.........\.....\........\...\....\............\_primary.vhd
.........\.....\........\...\....\sdram_test\verilog.asm
.........\.....\........\...\....\..........\_primary.dat
.........\.....\........\...\....\..........\_primary.vhd
.........\.....\........\...\....\.........._tb\verilog.asm
.........\.....\........\...\....\.............\_primary.dat
.........\.....\........\...\....\.............\_primary.vhd
.........\.....\........\...\....\..._data_path\verilog.asm
.........\.....\........\...\....\.............\_primary.dat
.........\.....\........\...\....\.............\_primary.vhd
.........\.....\........\...\....\....sdram\verilog.asm
.........\.....\........\...\....\.........\_primary.dat