文件名称:Internal_UFM_Oscillator
介绍说明－－下载内容均来自于网络，请自行研究使用
本设计允许用户初始化并使用MAXII和MAX V中的内部时钟。-This application describes instantiating the internal oscillator and using it in the
MAX® II and MAX V devices.
MAX® II and MAX V devices.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
AN496_Internal_UFM_Oscillator_Altera_MAX_II_CPLD_Design_Example\code
...............................................................\....\int_osc.v
...............................................................\modelsim
...............................................................\........\int_osc.v
...............................................................\........\int_osc_sim.cr.mti
...............................................................\........\int_osc_sim.mpf
...............................................................\........\testbench_int_osc.v
...............................................................\........\wave.bmp
...............................................................\........\wave.do
...............................................................\........\work
...............................................................\........\....\altufm_osc0_altufm_osc_1p3
...............................................................\........\....\..........................\verilog.psm
...............................................................\........\....\..........................\_primary.dat
...............................................................\........\....\..........................\_primary.vhd
...............................................................\........\....\counter
...............................................................\........\....\.......\verilog.psm
...............................................................\........\....\.......\_primary.dat
...............................................................\........\....\.......\_primary.vhd
...............................................................\........\....\int_osc
...............................................................\........\....\.......\verilog.psm
...............................................................\........\....\.......\_primary.dat
...............................................................\........\....\.......\_primary.vhd
...............................................................\........\....\reduced_osc
...............................................................\........\....\...........\verilog.psm
...............................................................\........\....\...........\_primary.dat
...............................................................\........\....\...........\_primary.vhd
...............................................................\........\....\testbench_int_osc
...............................................................\........\....\.................\verilog.psm
...............................................................\........\....\.................\_primary.dat
...............................................................\........\....\.................\_primary.vhd
...............................................................\........\....\_info
...............................................................\quartus
...............................................................\.......\db
...............................................................\.......\..\add_sub_2nh.tdf
...............................................................\.......\..\add_sub_glh.tdf
...............................................................\.......\..\int_osc.cbx.xml
...............................................................\.......\..\int_osc.db_info
...............................................................\.......\..\int_osc.eco.cdb
...............................................................\.......\..\int_osc.fnsim.cdb
...............................................................\.......\..\int_osc.fnsim.hdb
...............................................................\.......\..\int_osc.fnsim.qmsg
...............................................................\.......\..\int_osc.hier_info
...............................................................\.......\..\int_osc.lpc.html
...............................................................\.......\..\int_osc.l
...............................................................\....\int_osc.v
...............................................................\modelsim
...............................................................\........\int_osc.v
...............................................................\........\int_osc_sim.cr.mti
...............................................................\........\int_osc_sim.mpf
...............................................................\........\testbench_int_osc.v
...............................................................\........\wave.bmp
...............................................................\........\wave.do
...............................................................\........\work
...............................................................\........\....\altufm_osc0_altufm_osc_1p3
...............................................................\........\....\..........................\verilog.psm
...............................................................\........\....\..........................\_primary.dat
...............................................................\........\....\..........................\_primary.vhd
...............................................................\........\....\counter
...............................................................\........\....\.......\verilog.psm
...............................................................\........\....\.......\_primary.dat
...............................................................\........\....\.......\_primary.vhd
...............................................................\........\....\int_osc
...............................................................\........\....\.......\verilog.psm
...............................................................\........\....\.......\_primary.dat
...............................................................\........\....\.......\_primary.vhd
...............................................................\........\....\reduced_osc
...............................................................\........\....\...........\verilog.psm
...............................................................\........\....\...........\_primary.dat
...............................................................\........\....\...........\_primary.vhd
...............................................................\........\....\testbench_int_osc
...............................................................\........\....\.................\verilog.psm
...............................................................\........\....\.................\_primary.dat
...............................................................\........\....\.................\_primary.vhd
...............................................................\........\....\_info
...............................................................\quartus
...............................................................\.......\db
...............................................................\.......\..\add_sub_2nh.tdf
...............................................................\.......\..\add_sub_glh.tdf
...............................................................\.......\..\int_osc.cbx.xml
...............................................................\.......\..\int_osc.db_info
...............................................................\.......\..\int_osc.eco.cdb
...............................................................\.......\..\int_osc.fnsim.cdb
...............................................................\.......\..\int_osc.fnsim.hdb
...............................................................\.......\..\int_osc.fnsim.qmsg
...............................................................\.......\..\int_osc.hier_info
...............................................................\.......\..\int_osc.lpc.html
...............................................................\.......\..\int_osc.l