文件名称:USB_IP-CORE-design
介绍说明－－下载内容均来自于网络，请自行研究使用
USB2.0的IP核，需要添加额外的PHY模块，使用Verilog语言编写-USB2.0 IP core, you need to add additional PHY module, using the Verilog language
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog\usbf_crc16.v
.......\usbf_crc5.v
.......\usbf_defines.v
.......\usbf_ep_rf.v
.......\usbf_ep_rf_dummy.v
.......\usbf_idma.v
.......\usbf_mem_arb.v
.......\usbf_pa.v
.......\usbf_pd.v
.......\usbf_pe.v
.......\usbf_pl.v
.......\usbf_rf.v
.......\usbf_top.v
.......\usbf_utmi_if.v
.......\usbf_utmi_ls.v
.......\usbf_wb.v
usb_doc.pdf
verilog
.......\usbf_crc5.v
.......\usbf_defines.v
.......\usbf_ep_rf.v
.......\usbf_ep_rf_dummy.v
.......\usbf_idma.v
.......\usbf_mem_arb.v
.......\usbf_pa.v
.......\usbf_pd.v
.......\usbf_pe.v
.......\usbf_pl.v
.......\usbf_rf.v
.......\usbf_top.v
.......\usbf_utmi_if.v
.......\usbf_utmi_ls.v
.......\usbf_wb.v
usb_doc.pdf
verilog