文件名称:Sim_counter
介绍说明--下载内容均来自于网络,请自行研究使用
VHDL 在modelsim上进行前仿真,综合仿真以及时序仿真需要文件(以一个简单计数器为例)-On the front in modelsim VHDL simulation, synthesis and timing simulation requires a simulation file (a simple counter example)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Sim_counter.vhd
Sim_counter.vho
Sim_counter_vhd.sdo
Sim_counter_vhd_tst.vht
Sim_counter.vho
Sim_counter_vhd.sdo
Sim_counter_vhd_tst.vht