文件名称:FPGAandRS232-485VerilogSourcecode
介绍说明－－下载内容均来自于网络，请自行研究使用
FPGA串行通信口RS232-485构建，RS232和485有选择控制，源程序基于QuartusII6.0用Verilog语言撰写。-FPGA serial communication port RS232-485 build, RS232 and 485 to selectively control, source-based QuartusII6.0 written in Verilog language.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
db\add_sub_3rh.tdf
..\add_sub_4rh.tdf
..\add_sub_5rh.tdf
..\add_sub_8rh.tdf
..\altsyncram_fji2.tdf
..\altsyncram_hji2.tdf
..\cmpr_5mh.tdf
..\cntr_3jf.tdf
..\cntr_4ag.tdf
..\cntr_7he.tdf
..\cntr_8he.tdf
..\cntr_f7f.tdf
..\cntr_pdh.tdf
..\decode_ogi.tdf
..\mux_8ec.tdf
..\mux_jcc.tdf
..\mux_qfc.tdf
..\rs.db_info
..\rs.eco.cdb
..\rs.sim.vwf
..\rs.sld_design_entry.sci
..\wed.wsf
..\wed.zsf
div_clk.bsf
div_clk.v
rs.bdf
rs.bsf
rs.cdf
rs.qpf
rs.vwf
rs.asm.rpt
rs.done
rs.dpf
rs.fit.rpt
rs.fit.smsg
rs.fit.summary
rs.flow.rpt
rs.map.rpt
rs.map.smsg
rs.map.summary
rs.pin
rs.pof
rs.qsf
rs.qws
rs.sim.rpt
rs.sof
rs.tan.rpt
rs.tan.summary
rs_assignment_defaults.qdf
rxd.bsf
rxd.v
stp1.stp
txd.bsf
txd.v
Waveform1.vwf
db
..\add_sub_4rh.tdf
..\add_sub_5rh.tdf
..\add_sub_8rh.tdf
..\altsyncram_fji2.tdf
..\altsyncram_hji2.tdf
..\cmpr_5mh.tdf
..\cntr_3jf.tdf
..\cntr_4ag.tdf
..\cntr_7he.tdf
..\cntr_8he.tdf
..\cntr_f7f.tdf
..\cntr_pdh.tdf
..\decode_ogi.tdf
..\mux_8ec.tdf
..\mux_jcc.tdf
..\mux_qfc.tdf
..\rs.db_info
..\rs.eco.cdb
..\rs.sim.vwf
..\rs.sld_design_entry.sci
..\wed.wsf
..\wed.zsf
div_clk.bsf
div_clk.v
rs.bdf
rs.bsf
rs.cdf
rs.qpf
rs.vwf
rs.asm.rpt
rs.done
rs.dpf
rs.fit.rpt
rs.fit.smsg
rs.fit.summary
rs.flow.rpt
rs.map.rpt
rs.map.smsg
rs.map.summary
rs.pin
rs.pof
rs.qsf
rs.qws
rs.sim.rpt
rs.sof
rs.tan.rpt
rs.tan.summary
rs_assignment_defaults.qdf
rxd.bsf
rxd.v
stp1.stp
txd.bsf
txd.v
Waveform1.vwf
db