文件名称:SATA_Verification_IP-SystemVerilog
介绍说明－－下载内容均来自于网络，请自行研究使用
SATA Verification IP - SystemVerilog,是使用FPGA做的sata接口部分，是一篇文档-SATA Verification IP- SystemVerilog, is to use FPGA to do sata interface part, is a document
(系统自动生成,下载前可以参看下载内容)
下载文件列表
SATA Verification IP - SystemVerilog.pdf