文件名称:CLK_DIV
介绍说明－－下载内容均来自于网络，请自行研究使用
用来产生一个电路的基准的时钟信号，并可以以此为基准产生其他与此时钟信号成倍数时钟信号-Used to generate a reference clock signal circuit and can produce this as a reference clock signal into the other and the clock multiplier
(系统自动生成,下载前可以参看下载内容)
下载文件列表
CLK_DIV.VHD