文件名称:state
介绍说明－－下载内容均来自于网络，请自行研究使用
verilog语言编写的高效状态机设计，值得好好学习一下-verilog language efficient state machine design, it is well to study the
(系统自动生成,下载前可以参看下载内容)
下载文件列表
高效状态机设计\state1.v
..............\state2.v
..............\state3.v
..............\Westor Training4 How to write FSM _brief_version.pdf
高效状态机设计
..............\state2.v
..............\state3.v
..............\Westor Training4 How to write FSM _brief_version.pdf
高效状态机设计