文件名称:modesim
- 所属分类：
- VHDL编程
- 资源属性：
- [PDF]
- 上传时间：
- 2012-11-26
- 文件大小：
- 2.08mb
- 下载次数：
- 0次
- 提 供 者：
- zhang*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
讲述使用modelsim进行验证，使用verilogHDL语言进行建模。其中还包括一个讲述怎样用verilog语言编写测试台的详细文档，对fpga cpld设计的后期验证有很大的帮助。-About the use modelsim for authentication, use verilogHDL language modeling. It also includes a focus on how to use verilog test bench written a detailed document on the design of the post-verification fpga cpld very helpful.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
modelsim_ug.pdf
Verilog testbench techniques.doc
Verilog testbench techniques.doc