文件名称:ThedesignofUniversalAsynchronousReceiverTransmitte

  • 所属分类:
  • 软件工程
  • 资源属性:
  • [PDF]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 4.84mb
  • 下载次数:
  • 0次
  • 提 供 者:
  • mabe****
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

本课题所设计的UART支持标准的RS.232C传输协议,主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式,还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力,模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO,采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境,也能适合低速的数据传输场合,因此可以达到资源利用的最大化。-According to the characteristics of the UART and the portability advantage of FPGA designs,this paper puts forward an embedded UART design method based on FPGA chips.The design method includes descr iption form of FSM and design approach of Top-Down.It’S good to take advantage of VHDL to program the slave module and top module of UART,and then integrate them into the interior of FPGA chip.In this case it improves not only the disadvantage of the traditional UART chips but also makes the whole system more compact and more reliable.
相关搜索: vhdl
232
数据帧

vhdl
fsm
in
fpga
232
vhdl

(系统自动生成,下载前可以参看下载内容)

下载文件列表

ThedesignofUniversalAsynchronousReceiverTransmitterBasedonFPGA.pdf

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org