文件名称:VerilogHDLshejifengpingqihe32weijishuqi
介绍说明－－下载内容均来自于网络，请自行研究使用
本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.-This paper presents the design using Verilog HDL language Frequency Divider and 32 counters.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 101259361veriloghdlshejifengpingqihe32weijishuqi.rar 列表 VerilogHDLshejifengpingqihe32weijishuqi.pdf