文件名称:conv_vhdl
介绍说明－－下载内容均来自于网络，请自行研究使用
用Verilog实现卷积码（2，1，2）的编码器，采用状态机来完成在modelsim下的仿真-Verilog implementation using convolution code (2,1,2) encoder, using a state machine to complete the modelsim simulation under the
相关搜索： convolution
code
by
vhdl
convolution
encoder
convolution
vhdl
vhdl
convolution
VHDL
Verilog
encoder
vhdl
using
encoder
convolution
in
verilog
code
by
vhdl
convolution
encoder
convolution
vhdl
vhdl
convolution
VHDL
Verilog
encoder
vhdl
using
encoder
convolution
in
verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
conv_vhdl.txt