文件名称:FIFO
介绍说明－－下载内容均来自于网络，请自行研究使用
用verilog实现异步FIFO，代码中有两个模块，使用时注意顶层模块和底层模块，用quartus2即可打开直接使用。-Verilog using Asynchronous FIFO, the code has two modules, when the attention of top-level module and the bottom module, with direct access to open quartus2.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
async_cmp.v
async_fifo.v
dp_ram.v
rptr_empty.v
wptr_full.v
async_fifo.v
dp_ram.v
rptr_empty.v
wptr_full.v