文件名称:clk_vhdl
介绍说明－－下载内容均来自于网络，请自行研究使用
Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. Using VHDL language.
相关搜索： Quartus
II
clock
using
FPGA
数字钟
fpga
vhdl
project
vhdl
digital
clock
using
VHDL
Quartus
clk_vhdl
rar
II
clock
using
FPGA
数字钟
fpga
vhdl
project
vhdl
digital
clock
using
VHDL
Quartus
clk_vhdl
rar
(系统自动生成,下载前可以参看下载内容)
下载文件列表
clk_vhdl.qar