文件名称:uart_verilog
- 所属分类：
- VHDL编程
- 资源属性：
- [WORD]
- 上传时间：
- 2012-11-26
- 文件大小：
- 9kb
- 下载次数：
- 0次
- 提 供 者：
- huang******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
串口的Verilog源程序，可以用modelsim下进行仿真调试-Serial port of the Verilog source code can be carried out under the modelsim simulation debugging
(系统自动生成,下载前可以参看下载内容)
下载文件列表
uart_verilog
............\rcvr.v
............\rcvr_tf.v
............\readme.doc
............\readme.txt
............\txmit.v
............\txmit_tf.v
............\uart.v
............\rcvr.v
............\rcvr_tf.v
............\readme.doc
............\readme.txt
............\txmit.v
............\txmit_tf.v
............\uart.v