收藏

文件名称:modelsim

  • 所属分类：
  • VHDL编程
  • 资源属性：
  • [ASM] [源码]
  • 上传时间：
  • 2012-11-26
  • 文件大小：
  • 89kb
  • 下载次数：
  • 0次
  • 提 供 者：
  • ro***
  • 相关连接：
  • 无
  • 下载说明：
  • 别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容均来自于网络，请自行研究使用

SOPC Builder创建的CPU，能够满足简单的VHDL软件仿真-SOPC Builder to create the CPU, to meet the simple VHDL software simulation
(系统自动生成,下载前可以参看下载内容)

下载文件列表

modelsim

........\Add2In.vhd

........\Add2In_tb.vhd

........\Add_full_0_delay.v

........\Add_half_0_delay.v

........\AOI_5_CA0.v

........\AOI_5_CA3.v

........\DivClk.cr.mti

........\DivClk.mpf

........\DivClk.vhd

........\DivClk2HDL.vhd

........\DivClk2Proj.cr.mti

........\DivClk2Proj.mpf

........\latch_rp.v

........\new.v

........\Result.dat

........\shiftreg.v

........\TestBench

........\testbench1.v

........\TestBenchnew

........\TestBenchTest.cr.mti

........\TestBenchTest.mpf

........\TestData.dat

........\t_Add_half.v

........\vsim.wlf

........\vsim_stacktrace.vstf

........\wave1.do

........\wlft7m4jgn

........\wlftb3c7rj

........\wlftbjs6kx

........\work

........\....\@a@o@i_5_@c@a0

........\....\..............\_primary.dat

........\....\..............\_primary.vhd

........\....\@add_half_0_delay

........\....\.................\verilog.asm

........\....\.................\_primary.dat

........\....\.................\_primary.vhd

........\....\add2in

........\....\......\behavior.dat

........\....\......\_primary.dat

........\....\divclk

........\....\......\behavioral.dat

........\....\......\_primary.dat

........\....\divclk1

........\....\.......\behavioral.dat

........\....\.......\_primary.dat

........\....\divclk1_tb

........\....\..........\behavior.dat

........\....\..........\_primary.dat

........\....\latch_rp

........\....\........\_primary.dat

........\....\........\_primary.vhd

........\....\shift_reg

........\....\.........\verilog.asm

........\....\.........\_primary.dat

........\....\.........\_primary.vhd

........\....\tb

........\....\..\a_tb.dat

........\....\..\_primary.dat

........\....\testbench

........\....\.........\verilog.asm

........\....\.........\_primary.dat

........\....\.........\_primary.vhd

........\....\t_@add_half

........\....\...........\verilog.asm

........\....\...........\_primary.dat

........\....\...........\_primary.vhd

........\....\_info

........\....\_opt

........\....\....\work_tb_a_tb.asm

........\....\....\work__info

........\....\....\_deps

........\....\....\__model_tech_.._ieee__info

........\....\....\__model_tech_.._std__info

........\....\_opt1

........\....\.....\work_divclk1_behavioral.asm

........\....\.....\work__info

........\....\.....\_deps

........\....\.....\__model_tech_.._ieee__info

........\....\.....\__model_tech_.._std__info

........\....\_opt2

........\....\.....\work_divclk1_behavioral.asm

........\....\.....\work_divclk1_tb_behavior.asm

........\....\.....\work__info

........\....\.....\_deps

........\....\.....\__model_tech_.._ieee__info

........\....\.....\__model_tech_.._std__info

........\....\_temp

........\xuexi.cr.mti

........\xuexi.mpf

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 请直接用浏览器下载本站内容，不要使用迅雷之类的下载软件，用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*主　　题：
*内　　容：
*验 证 码：

源码中国 www.ymcn.org