文件名称:fir_parall
介绍说明－－下载内容均来自于网络，请自行研究使用
基于verilog的fir滤波器设计，用的并行结构。在前面基础上加入四级流水（加法器，并行乘法器，乘法结果相加两级），通过验证。-Verilog-based design of fir filter using the parallel architecture. In front of the basis of adding four water (adder, parallel multiplier, multiply the result of the sum of two), through the verification.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fir_parall
..........\fir_parall_v1.v
..........\t_fir.v
..........\说明.txt
..........\fir_parall_v1.v
..........\t_fir.v
..........\说明.txt