文件名称:AS_FIFO_DESIGN_Verilog
介绍说明－－下载内容均来自于网络，请自行研究使用
使用Verilog硬件描述语言完成了一个异步FIFO的设计，供相关硬件开发人员参考。-Verilog hardware descr iption language used to complete an asynchronous FIFO design, hardware development for the relevant reference.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
第22章 异步FIFO设计
...................\async_cmp.v
...................\async_fifo.v
...................\dp_ram.v
...................\rptr_empty.v
...................\wptr_full.v
...................\async_cmp.v
...................\async_fifo.v
...................\dp_ram.v
...................\rptr_empty.v
...................\wptr_full.v